| 发明名称 |
Memory Cell Structure Integrated on Semiconductor |
| 摘要 |
본 발명은 유전층에 의하여 분리된 제1 전극과 제2 전극을 갖는 축전기를 포함하는 기억 소자에 관한 것이다. 이러한 유전층은 절연 물질로 완전하게 싸여지고, 전하가 영구적으로 존재하거나 포집되는 반절연성 층을 포함한다. 이러한 전하는 전극간의 전기장에 따라 제1전극 또는 제2전극 주변에 누적됨으로써 서로 상이한 로직 레벨이 정의된다. |
| 申请公布号 |
KR20020079812(A) |
申请公布日期 |
2002.10.19 |
| 申请号 |
KR20027009729 |
申请日期 |
2002.07.27 |
| 申请人 |
에스티마이크로일렉트로닉스 에스.알.엘. |
发明人 |
롬바르도,살바토르;제라르디,코지모;크러피,이소디아나;메라노테,마시모 |
| 分类号 |
H01L21/8247;H01L21/8242;H01L27/108;H01L29/788;H01L29/792 |
主分类号 |
H01L21/8247 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
