| 摘要 |
<p>본 발명은 코프로세서 방식의 원칩 비동기 마이크로 프로세서 간의 인터페이스 회로에 관한 것이다. 특히, 칩내부의 개개의 프로세서 IPC부에 버퍼를 구비함으로써, 상기 개개의 프로세서 IPC부가 버퍼에 접속이 가능하도록 하여 원칩화가 가능한 코프로세서 방식의 원칩 비동기 마이크로 프로세서 간의 인터페이스 회로에 관한 것이다. 종래의 송·수신 FIFO 이용한 프로세서간 통신시스템은 칩 외부에 FIFO가 위치하여 원칩화가 곤란하며, 종래의 듀얼포트램을 이용한 이용한 프로세서간 통신시스템은 프로세서 사이의 공통 메모리를 사용하여 전송하고자 하는 데이터가 동시에 발생할 경우, 동시에 처리 하지 못하는 문제점이 있었던 반면에, 본 발명은 원칩상에 제 1 및 제 2프로세서 메모리 제어기, 제 1 및 제 2프로세서 인터럽트 제어기에 의해 제 1 및 제 2프로세서부가 독립적인 버스와 메모리를 구비하여 외부메모리에 직접 엑세스가 가능하여 동시에 발생하는 데이터의 처리를 가능하게 하며, 코프로세서로 설계된 개개의 프로세서 IPC부에 버퍼를 구비하여, 상기 개개의 IPC부가 버퍼에 접속함으로써, 원칩화가 가능한 IPC시스템을 제공한다.</p> |
