| 主权项 |
1.一种在一平行处理计算系统中配置记忆体之方法,包含:提供一可供用于平行处理之系统记忆体;提供第一与第二流,该二流之每一流表示一程式结构所管理之一独立控制流程,及执行不同之程式工作;使用第一流来向系统记忆体请求记忆体;配置超过请求之第一记忆体群组给第一流,且使得该记忆体群组关联于第二流;使用第二流来向系统记忆体请求记忆体;配置超过请求之第二记忆体群组给第二流,且使得该记忆体群组关联于第一流;使用第一流来向第二流请求额外之记忆体;及在不向系统记忆体提出请求之下,配置第二流之第二记忆体群组之一部份给第一流。2.如申请专利范围第1项之方法,其中第一与第二记忆体群组之每一记忆体群组包含系统记忆体为第一与第二流所标示之记忆体部份,且其中包含第二流释放为第一流所标示之第一记忆体群组之一部份,及配置为第二流所标示之第二记忆体群组之该部份给第一流。3.如申请专利范围第2项之方法,其中为第一流所标示之第二记忆体群组之该部份未配置给第一流,直到第二流释放一预先决定之最小数量之此种记忆体为止。4.如申请专利范围第2项之方法,其中为第一流所标示之第二记忆体群组之该部份未配置给第一流,直到第一流向第二流提出额外记忆体之请求为止。5.如申请专利范围第1项之方法,其中第一与第二记忆体群组之每一记忆体群组包含系统记忆体为第一与第二流所标示之记忆体部份,且其中包含第二流释放为第一流所标示之第二记忆体群组之一部份一段预先决定之时间,且如果在该段预先决定之时间之后第一流未请求记忆体,则为第二流收回为第一流所标示之第二记忆体群组之该部份。6.一种可供一机器读取之程式储存装置,以具体实现一可供该机器执行之指令程式,来执行下列方法步骤,以在一平行处理计算系统中配置记忆体,该平行处理计算系统具有一可供用于平行处理之系统记忆体,与第一及第二流,其中该二流之每一流表示一程式结构所管理之一独立控制流程,及执行不同之程式工作,该方法步骤包含:使用第一流来向系统记忆体请求记忆体;配置超过请求之第一记忆体群组给第一流,且使得该记忆体群组关联于第二流;使用第二流来向系统记忆体请求记忆体;配置超过请求之第二记忆体群组给第二流,且使得该记忆体群组关联于第一流;使用第一流来向第二流请求额外之记忆体;及在不向系统记忆体提出请求之下,配置第二流之第二记忆体群组之一部份给第一流。7.如申请专利范围第6项之程式储存装置,其中第一与第二记忆体群组之每一记忆体群组包含系统记忆体为第一与第二流所标示之记忆体部份,且该方法包含第二流释放为第一流所标示之第一记忆体群组之一部份,及配置为第二流所标示之第二记忆体群组之该部份给第一流。8.如申请专利范围第7项之程式储存装置,其中为第一流所标示之第二记忆体群组之该部份未配置给第一流,直到第二流释放一预先决定之最小数量之此种记忆体为止。9.如申请专利范围第7项之程式储存装置,其中为第一流所标示之第二记忆体群组之该部份未配置给第一流,直到第一流向第二流提出额外记忆体之请求为止。10.如申请专利范围第6项之程式储存装置,其中第一与第二记忆体群组之每一记忆体群组包含系统记忆体为第一与第二流所标示之记忆体部份,且其中包含第二流释放为第一流所标示之第二记忆体群组之一部份一段预先决定之时间,且如果在该段预先决定之时间之后第一流未请求记忆体,则为第三流收回为第一流所标示之第二记忆体群组之该部份。11.一种用于一平行处理计算系统之记忆体结构,包含:一可供用于平行处理之系统记忆体;指定给及可供第一流使用之第一记忆体群组,其中第一流表示一程式结构所管理之二控制流程;及指定给及可供第二流使用之第二记忆体群组,其中第二流表示一程式结构所管理之一控制流程,且第二流与第一流无关,第一与第二记忆体群组之每一记忆体群组皆具有为另一流所标示之记忆体群组之部份。12.如申请专利范围第11项之记忆体结构,其中第一与第二记忆体群组之每一记忆体群组皆包含,系统记忆体为第一与第二流所标示之记忆体部份。13.一种用于平行计算之电脑程式产品,该电脑程式产品包含一电脑可用型媒体,该电脑可用型媒体具有实现于该媒体之电脑可读取型程式码,该电脑程式码定义电脑记忆体结构,该电脑记忆体结构包含:指定给及可供第一流使用之第一记忆体群组,其中第一流表示一程式结构所管理之一控制流程;及指定给及可供第二流使用之第二记忆体群组,其中第二流表示一程式结构所管理之一控制流程,且第二流与第一流无关,第一与第二记忆体群组之每一记忆体群组皆具有为另一流所标示之记忆体群组之部份。14.如申请专利范围第12项之电脑程式产品,其中第一与第二记忆体群组之每一记忆体群组皆包含,系统记忆体为第一与第二流所标示之记忆体部份。图式简单说明:图1是用于分离程式之一以前技术记忆体结构之示意图。图2是用于平行程式之一以前技术记忆体结构之示意图。图3是本发明之平行记忆体结构之第一阶层位准的示意图,其中该第一阶层位准称为一平面,且二或更多平面组成一空间。图4是本发明之平行记忆体结构之第二阶层位准的示意图,以描绘图3所示之多个空间。图5是描绘图3所示之空间之本文或索引结构的示意图,以展示对于一平面之预设总体资料与共用(平面)记忆体之资料的存取。图6是连接每一总体变数之整数识别至一独特识别之本文索引结构的示意图。图7是多个空间之示意图,其中每一空间具有多个平面与一共用程式,且该等空间藉由共用(空间)记忆体未连接。图8是连接共用(空间)总体资料物件之本文索引结构之示意图。图9是系统记忆体配置给多个流本文之分离记忆体群组之示意图。图10是图9之分离记忆体群组之示意图,以展示为其他流所标示之未用记忆体区块之收回。图11是建构成为抽象资料物件之该等流之示意流程图,其中工作配置给该等抽象资料物件。 |
