| 主权项 |
1.一种具有分离式浮置闸的快闪记忆体的制造方法,该制造方法包括下列步骤:提供一基底;在该基底依序形成一氧化层以及一图案化之牺牲层;以该图案化之牺牲层为罩幕,进行离子植入步骤,以在该牺牲层两侧之该基底中形成具有一浅掺杂源/汲极的一源/汲极;蚀刻去除部分该图案化之牺牲层;在该图案化之牺牲层侧壁形成二导体间隙壁;去除该图案化之牺牲层以及该二导体间隙壁以外之该氧化层,使留下之该二导体间隙壁做为二浮置闸;以及在该基底上依序形成一介电层以及一控制闸。2.如申请专利范围第1项所述之具有分离式浮置闸的快闪记忆体的制造方法,其中形成该二导体间隙壁的方法包括下列步骤:在该基底上形成一导体层;以及回蚀该导体层,以于该图案化之牺牲层侧壁形成该些导体间隙壁。3.如申请专利范围第1项所述之具有分离式浮置闸的快闪记忆体的制造方法,其中该图案化之牺牲层的材质包括氮化矽。4.如申请专利范围第1项所述之具有分离式浮置闸的快闪记忆体的制造方法,其中更包括以一倾斜角植入的方法形成该浅掺杂汲极。5.如申请专利范围第1项所述之具有分离式浮置闸的快闪记忆体的制造方法,其中蚀刻去除部分该图案化之牺牲层的步骤系使用湿式蚀刻法。6.如申请专利范围第1项所述之具有分离式浮置闸的快闪记忆体的制造方法,其中该二浮置闸各别形成于部份源/汲极上以及部份该浅掺杂汲极上。7.如申请专利范围第1项所述之具有分离式浮置闸的快闪记忆体的制造方法,其中覆盖于该二浮置闸相对侧侧壁的该介电层,覆盖至该浅掺杂汲极的前缘。8.如申请专利范围第1项所述之具有分离式浮置闸的快闪记忆体的制造方法,其中该介电层系为共形的形成于该基底与该二浮置闸上。9.一种具有分离式浮置闸的快闪记忆体的结构,该结构包括:一基底;一源极与一汲极,分别设置于该基底中;一第一浮置闸与一第二浮置闸,其中该第一浮置闸设置于部分该源极上与部分该基底上,该第二浮置闸设置于部分该汲极上与部分该基底上;一穿隧氧化层,设置于该对浮置闸与该源/汲极之间;一介电层,设置于该对浮置闸与该基底上;以及一控制闸,设置于该介电层上。10.如申请专利范围第9项所述之具有分离式浮置闸的快闪记忆体的结构,其中该源极更包括一浅掺杂源极,该浅掺杂源极位于该第一浮置闸下方,且延伸至该二浮置闸之间覆盖该第一浮置闸侧壁之该介电层下方之处。11.如申请专利范围第9项所述之具有分离式浮置闸的快闪记忆体的结构,其中该汲极更包括一浅掺杂汲极,该浅掺杂汲极位于该第二浮置闸下方,且延伸至该二浮置闸之间覆盖该第二浮置闸侧壁之该介电层下方之处。12.如申请专利范围第9项所述之具有分离式浮置闸的快闪记忆体的结构,其中该源极更包括一浅掺杂源极,且该汲极更包括浅掺杂汲极,其中该浅掺杂源极位于该二浮置闸之间覆盖该第一浮置闸侧壁之该介电层下方之处,该浅掺杂汲极位于该二浮置闸之间覆盖该第二浮置闸侧壁之该介电层下方之处。13.如申请专利范围第9项所述之具有分离式浮置闸的快闪记忆体的结构,其中该介电层系为共形的形成于该基底与该二浮置闸上。图式简单说明:第1图所绘示为习知一种快闪记忆体之记忆胞结构的剖面示意图;第2A图至第2G图所绘示为依照本发明一较佳实施例之一种具有分离式浮置闸的快闪记忆体的制造流程的剖面示意图;第3A图所示为本发明之具有分离式浮置闸的快闪记忆体使用通道热电子注入法进行编程的剖面示意图;以及第3B图所绘示为本发明之具有分离式浮置闸的快闪记忆体使用负闸极通道抹除法进行抹除的示意图。 |
