| 主权项 |
1.一种形成浅沟槽隔离结构之方法,包括下列步骤:形成一介电层与一非晶矽层于一半导体基底上;形成一罩幕层于该非晶矽层上;定义该罩幕层、该非晶矽层、该介电层与该基底,以在该基底中形成一沟槽;形成一热氧化层贴附于该非晶矽层与该沟槽之侧壁,其中该热氧化层位于该非晶矽层的厚度比位于该沟槽的厚度薄;以及于该沟槽中填入一绝缘层以形成一浅沟槽隔离结构。2.如申请专利范围第1项所述之形成浅沟槽隔离结构之方法,其中该半导体基底为矽基底。3.如申请专利范围第1项所述之形成浅沟槽隔离结构之方法,其中该介电层包含氧化矽。4.如申请专利范围第1项所述之形成浅沟槽隔离结构之方法,其中该非晶矽层是以低压化学气相沉积法在低于550℃的温度下形成。5.如申请专利范围第1项所述之形成浅沟槽隔离结构之方法,其中该罩幕层包含氮化矽。6.如申请专利范围第1项所述之形成浅沟槽隔离结构之方法,其中该热氧化层是以热氧化法在700-1100℃的温度下形成。7.如申请专利范围第1项所述之形成浅沟槽隔离结构之方法,其中更包括以化学机械研磨或回蚀刻程序对该浅沟槽隔离结构进行平坦化。8.如申请专利范围第1项所述之形成浅沟槽隔离结构之方法,其中更包括去除该罩幕层。9.如申请专利范围第8项所述之形成浅沟槽隔离结构之方法,其中更包括去除该非晶矽与该介电层。10.一种具有浅沟槽隔离结构之非挥发性记忆体的制造方法,包括下列步骤:形成一隧穿介电层与一非晶矽层于一半导体基底上;形成一罩幕层于该非晶矽层上;定义该罩幕层、该非晶矽层、该隧穿介电层与该基底,以于该基底中形成一沟槽;形成一热氧化层贴附于该非晶矽层与该沟槽之侧壁,其中该热氧化层位于该非晶矽层的厚度比位于该沟槽的厚度薄;于该沟槽中填入一绝缘层以形成一浅沟槽隔离结构;去除该罩幕层;以及依序形成一闸极间介电层与一控制闸极层于该基底上,并将该非晶矽层转化成一复晶矽层以作为浮置闸极。11.如申请专利范围第10项所述之具有浅沟槽隔离结构之非挥发性记忆体的制造方法,其中该半导体基底为矽基底。12.如申请专利范围第10项所述之具有浅沟槽隔离结构之非挥发性记忆体的制造方法,其中该介电层包含氧化矽。13.如申请专利范围第10项所述之具有浅沟槽隔离结构之非挥发性记忆体的制造方法,其中该非晶矽层是以低压化学气相沉积法在低于550℃的温度下形成。14.如申请专利范围第10项所述之具有浅沟槽隔离结构之非挥发性记忆体的制造方法,其中该罩幕层包含氮化矽。15.如申请专利范围第10项所述之具有浅沟槽隔离结构之非挥发性记忆体的制造方法,其中该热氧化层是以热氧化法在700~1100℃的温度下形成。16.如申请专利范围第10项所述之具有浅沟槽隔离结构之非挥发性记忆体的制造方法,其中更包括以化学机械研磨或回蚀刻程序对该浅沟槽隔离结构进行平坦化。17.如申请专利范围第10项所述之具有浅沟槽隔离结构之非挥发性记忆体的制造方法,其中该浮置闸极具有比主动区大之底面积。图式简单说明:第1至8图为一系列剖面图,用以说明本发明一较佳实施例制作浅沟槽隔离结构与非挥发性记忆元件的流程。 |
