发明名称 | 低压模式且经通道擦写的快闪存储单元及其制作方法 | ||
摘要 | 一种低电压模式且经通道擦写的快闪存储单元及其制作方法,包括一N型基底,基底上设一深P型井,深P型井上堆叠一N型井;N型井内布植有深P型布植区及浅P型布植区,深P型布植区与浅P型布植区相连,深P型布植区内还布植有N型布植区,与深P型布植区连接,浅P型布植区一侧也布植有N型布植区;该三重井结构在操作时可分别施加同电压到深P型井与N型井,使漏电流降至最低,抵消端点电压,降低线路复杂度,提高操作效率。 | ||
申请公布号 | CN1373507A | 申请公布日期 | 2002.10.09 |
申请号 | CN01109117.7 | 申请日期 | 2001.03.06 |
申请人 | 力旺电子股份有限公司 | 发明人 | 徐清祥;杨青松 |
分类号 | H01L21/8247;H01L27/115;G11C16/00 | 主分类号 | H01L21/8247 |
代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 刘芳 |
主权项 | 1、一种低压模式且经通道擦写的快闪存储单元的制作方法,其特征在于:其包括如下步骤:a、在一N型基底内离子布植一深P型井层;b、在该深P型井层内离子布植一N型井层;c、在该N型井层表面离子布植一浅P型布植区;d、在该浅P型布植区上生长一通道氧化层,并沉积一多晶硅层;e、蚀刻该通道氧化层及该多晶硅层;f、在该蚀刻後的通道氧化层及多晶硅层上蚀设一氧化膜-氮化硅膜-氧化膜(0NO)层;g、在该氧化膜-氮化硅膜-氧化膜层上沉积一多晶硅层;h、蚀刻该通道氧化层上各生长层及沉积层,形成一矩形堆叠层,该矩形堆叠层两侧为裸露的通道氧化层区块;i、进行氧化,在该矩形堆叠层与该N型井表面间形成一微笑形氧化层;j、在该矩形堆叠层的一侧离子布植一深P型布植区,并设在该N型井层内;k、于该N型井层内离子布植一个以上N型布植区,其位于该矩形堆叠层的两侧。 | ||
地址 | 台湾省新竹市 |