| 摘要 |
<p>L'invention concerne un procédé de gestion à accès rapide et aléatoire d'une mémoire de type DRAM, comprenant les étapes suivantes : diviser la mémoire en blocs mémoire (21) accessibles indépendamment en lecture et en écriture ; identifier l'adresse (@b) du bloc concerné par une requête courante ; comparer l'adresse du bloc concerné par une requête courante aux adresses des N-1 blocs antérieurement requis, N étant un nombre entier de cycles nécessaire à l'exécution d'une requête ; et si l'adresse du bloc concerné par une requête courante est égale à l'adresse d'un bloc correspondant à l'une des N-1 requêtes antérieures, suspendre et mémoriser la requête courante jusqu'à exécution de la requête antérieure visant le même bloc, sinon l'exécuter. <IMAGE></p> |
