| 主权项 |
1.一种半导体存储器，包括：(a)大量安排于行列组成的矩阵中的存储单元，某条字线的选中将决定一条一个存储单元所属行的有效，某对位线对的选中将决定一条所述一个存储单元所属列的有效，位线对的选中否是由互异有效的初始列选信号决定，每一所述存储单元包括：(a-1)接收互反逻辑的第一信息保持节点和第二信保持节点；(a-2)一个电源输入端；(a-3)一个第一开关，它将根据所述每一存储单元所属的相关行的字线的选中与否来决定所述位线对中第一位线与所述第一信息保持节点之间导通与否；(a-4)一个第二开关，它将根据所述字线选中与否来决定所述位线对中第二位线与所述第二信息保持节点之间导通与否；(a-5)一第一负载，一端连接到第二信息保持节点上，另一端用于接收第一电位；(a-6)一第二负载，一端连接到第一信息保持节点上，另一端用于接收第一电位；(a-7)一第一驱动管，栅极连接到所述第一信息保持节点上，漏极连接到所述第二信息保持节点上，源极连接到电源输入端；以及(a-8)一第二驱动管，栅极连接到所述第二信息保持节点上，漏极连接到所述第一信息保持节点，源极连接到电源输入端；其特征在于还包括： (b)分别位于所述相应列上的节能电路，每一电路包括：(b-1)一个接收对应于所述相关列的相关初始列选信号的输入端；以及(b-2)一个输出端，当所述相关初始列选信号有效时，输出端输出第二电位到属于所述相关列的存储单元的电源输入端，此第二电位不同于第一电位，当所述相关初始列选信号无效时，此输出端输出第三电位到属于所述相关列的存储单元的电源输入端，第三电位介于所述第一电位和第二电位之间；(c)一个灵敏放大器；以及(d)分别位于对应所述列的位线连接装置，接收对应于所述相关列的所述初始列选信号和时钟信号，并且仅当两信号都有效时，连接灵敏放大器到位线对上去，这里，当所述第一和第二开关都不导通时，位线预充到所述第一电位。 |
