| 发明名称 |
Logic circuit for performing binary addition or subtraction |
| 摘要 |
|
| 申请公布号 |
GB2373883(A) |
申请公布日期 |
2002.10.02 |
| 申请号 |
GB20010007649 |
申请日期 |
2001.03.27 |
| 申请人 |
* AUTOMATIC PARALLEL DESIGNS LIMITED;* AUTOMATIC PARALLEL DESIGNS LIMITED;* AUTOMATIC PARALLEL DESIGNS LIMITED;* AUTOMATIC PARALLEL DESIGNS LIMITED |
发明人 |
DMITRIY * RUMYNIN |
| 分类号 |
G06F7/50;G06F7/507;(IPC1-7):G06F7/50 |
主分类号 |
G06F7/50 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
