发明名称 无焊线式半导体装置及其封装方法(二)
摘要 一种无焊线式半导体装置,包括有一引线架,其一端形成有一扩大的设接面,另一端相对于此设接面延展形成有一叠层,并伸设有一接脚端子;一半导体晶片,附着在引线架的设接面上,底面至少一接点与引线架成电气性连接,该晶片表面包含至少一接点,并引出有个别接脚端子;其中,半导体晶片表面接点与个别接脚端子间,并无金属焊线连接;系由该叠层之基材以预定长度延伸,轧压成个别接脚端子而直接焊接在半导体晶片表面接点上。上述半导体装置之封装方法系:先将金属基材轧压出具有延展面,及预定长度延伸之一体接脚端子与复数个别接脚端子的导线架;再将半导体晶片固设在导线架的设接面上,使底面接点与导线架成电气性连接,并在表面涂布一层绝缘胶;然后过锡炉将锡球移植在半导体晶片之表面接点上;再将延展面之一端朝向设接面上摺压叠覆,使复数个别接脚端子分别覆接在半导体晶片之表面接点上,再通过烤箱使锡球熔融而与个别接脚端子成电气性连接。
申请公布号 TW504816 申请公布日期 2002.10.01
申请号 TW090128579 申请日期 2001.11.19
申请人 华瑞股份有限公司 发明人 董正晖;李佑仁;涂高维;简凤佐
分类号 H01L23/28 主分类号 H01L23/28
代理机构 代理人 何金涂 台北巿大安区敦化南路二段七十七号八楼;何秋远 台北巿敦化南路二段七十七号八楼
主权项 1.一种无焊线式半导体装置,包括一引线架,其一端形成有一扩大的设接面,并引出有一接脚端子;一半导体晶片,附着在引线架的设接面上,底面至少有一接点与引线架成电气性连接,该半导体晶片表面包含至少一接点,并引出有个别接脚端子;其特征在于:该半导体晶片表面接点与个别接脚端子间之连接,并无金属焊线;该连接系由引线架延展之基材相对于设接面形成有一叠层,该叠层并以预定长度延伸轧压成一体之接脚端子及个别之接脚端子,并直接将该个别接脚端子焊接在半导体晶片表面至少一接点上。2.如申请专利范围第1项之无焊线式半导体装置,其中引线架之设接面与叠层间至少有一端连接着。3.如申请专利范围第2项之无焊线式半导体装置,其中引线架设接面与叠层连接端界面之内侧轧压有小于壁厚的凹槽。4.如申请专利范围第1项之无焊线式半导体装置,其中半导体装置包括:功率二极体(Power Diode),整流器(Rectifier),垂直式及平面式功率金氧半场效电晶体(Power MOSFET),双载子接面电晶体(BJT)以及绝缘闸极双极性电晶体(IGBT)等。5.一种无焊线式半导体装置之封装方法,其方法包括下列步骤:首先将导电性金属基材轧压出引线架雏型,该引线架雏型一端包含有一扩大的设接面,另一端延伸有一展开面,及在两者界面之间,轧压至少有一道凹槽;该展开面外侧端伸设有一接脚端子,及在此接脚端子一侧/或两侧各经由支撑片连接一支/或两支分离的个别接脚端子,而该一支/或两支分离的个别接脚端子之内侧端朝内侧方向延伸有一预定长度;将上述引线架雏型轧压成立体引线架,使接脚端子与展开面及设接面间,形成有一高低落差,非在相同平面上;将半导体晶片附着在引线架的扩大设接面上,底面至少有一极接点与引线架成电气性连接,及在半导体晶片表面涂布绝缘胶;通过锡炉,经锡球移载装置将锡球移植在半导体晶片表面之另一极/或二极之接点上;将引线架展开面之一端,朝向设接面之一端摺压叠覆,并使一支/或两支分离的个别接脚端子分别覆接在半导体晶片表面之一极/或二极接点上,再通过烤箱加热并加压,使锡球熔融而与个别接脚端子成电气性连接,并裁断支撑片;最后,经陶瓷、或塑胶铸模材料封装。6.如申请专利范围第5项之无焊线式半导体装置之封装方法,其中引线架设接面与展开面之界面间,较佳为连续轧压两道三角形凹槽。7.如申请专利范围第6项之无焊线式半导体装置之封装方法,其中半导体装置包括:功率二极体(Power Diode),整流器(Rectifier),垂直式及平面式功率金氧半场效电晶体(Power MOSFET),双载子接面电晶体(BJT)以及绝缘闸极双极性电晶体(IGBT)等。图式简单说明:第1图为本发明无线式半导体装置构成之立体示意图,其中模铸材料以假想线表示。第2图为本发明无线式半导体装置的封装步骤之立体示意图。第3图为本发明无线式半导体装置封装之中间步骤侧视示意图。第4图为本发明无线式半导体装置完成封装步骤之侧视示意图,其中模铸材料以假想线表示。
地址 台北县中和市建一路九十二号
您可能感兴趣的专利