| 主权项 |
1.一种多晶片封装结构,其包含有:一基板,用以承载复数个晶片;至少一下晶片,系黏设于该基板,该下晶片之上表面系具有复数个焊垫;复数个焊线,电性连接该下晶片之焊垫至该基板;复数个垫高材,系黏设于该下晶片之上表面,且相邻垫高材之间系形成有一间隔;至少一上晶片,系黏设于该些垫高材之上,该上晶片之上表面系具有复数个焊垫;及一封胶体,密封该下晶片、该上晶片及该复数个焊线。2.如申请专利范围第1项所述之多晶片封装结构,其中该基板系为一印刷电路板或陶瓷电路板。3.如申请专利范围第2项所述之多晶片封装结构,其中该基板之非承载面系形成有复数个焊球或焊膏。4.如申请专利范围第1项所述之多晶片封装结构,其中该基板系为一导线架。5.如申请专利范围第1项所述之多晶片封装结构,其中该上晶片之尺寸系不小于该下晶片。6.如申请专利范围第1项所述之多晶片封装结构,其中该些垫高材系选自陶瓷、金属、塑胶、玻璃纤维树脂或半导体等材质或上述之混合材料。7.如申请专利范围第1项所述之多晶片封装结构,其中该些垫高材系为废晶片[dummy die]、废印刷电路板[dummy PCB]或聚亚醯胺胶带[polyimidetape]。8.如申请专利范围第1项所述之多晶片封装结构,其中该些垫高材系为相同之材料。9.如申请专利范围第1项所述之多晶片封装结构,其中该些垫高材系呈条状或块状。10.如申请专利范围第1项所述之多晶片封装结构,其中该些垫高材系具有一致之厚度。11.如申请专利范围第1项所述之多晶片封装结构,其中相邻垫高材之间隔系在4mil至8mil之间。12.如申请专利范围第1项所述之多晶片封装结构,其另包含有复数个第二焊线,其电性连接该下晶片之焊垫至该基板。13.一种多晶片之堆叠组合构造,其包含有:复数个晶片,其具有焊垫之正面系朝上而往上堆叠;至少一第一垫高材,形成于相邻晶片之间;及至少一第二垫高材,形成于相邻晶片之间;其中第一垫高材与第二垫高材系具有一致之厚度,并且在第一垫高材与第二垫高材之间形成一间隔。14.如申请专利范围第13项所述之多晶片之堆叠组合构造,其中第一垫高材与第二垫高材系选自陶瓷、金属、塑胶、玻璃纤维树脂或半导体等材质或上述之混合材料。15.如申请专利范围第13项所述之多晶片之堆叠组合构造,其中第一垫高材与第二垫高材系为废晶片[dummy die]、废印刷电路板[dummy PCB]或聚亚醯胺胶带(polyimide tape)。16.如申请专利范围第13项所述之多晶片之堆叠组合构造,其中第一垫高材与第二垫高材系为不相同之材料。17.如申请专利范围第13项所述之多晶片之堆叠组合构造,其中由第一垫高材与第二垫高材所形成之间隔系在4mil至8mil之间。18.一种多晶片封装结构之制造方法,其包含之步骤有:提供一基板,用以承载复数个晶片;黏固一下晶片于该基板,该下晶片之上表面系形成有复数个焊垫及至少一第一垫高材;电性连接该下晶片之焊垫与该基板,而形成复数个第一焊线;提供一上晶片,其中该上晶片之上表面系形成有复数个焊垫,而在该上晶片之下表面系黏设有至少一第二垫高材;黏固该上晶片于该下晶片,使得第一垫高材与第二垫高材位于上晶片与下晶片之间,且第一垫高材与第二垫高材之间系形成一间隔;及电性连接该上晶片之焊垫与该基板,而形成复数个第二焊线。19.如申请专利范围第18项所述之多晶片封装结构之制造方法,其中该基板系为一导线架、印刷电路板或陶瓷电路板。20.如申请专利范围第18项所述之多晶片封装结构之制造方法,其中所提供之该上晶片之尺寸系不小于该下晶片。21.如申请专利范围第18项所述之多晶片封装结构之制造方法,其中第一垫高材与第二垫高材系选自陶瓷、金属、塑胶、玻璃纤维树脂或半导体等材质或上述之混合材料。22.如申请专利范围第18项所述之多晶片封装结构之制造方法,其中第一垫高材与第二垫高材系为废晶片[dummy die]、废印刷电路板[dummy PCB]或聚亚醯胺胶带[polyimide tape]。23.一种适用于多晶片堆叠之半导体结构,其包含有:一晶片,具有一上表面及一下表面,该上表面系形成有复数个焊垫;至少一第一垫高材,黏设于该晶片之上表面;及至少一第二垫高材,黏设于该晶片之下表面,其中第一垫高材系与第二垫高材具有一致之厚度;当该半导体结构堆叠于另一半导体结构之上时,该半导体结构之第二垫高材系与另一半导体结构之第一垫高材形成一间隔。24.如申请专利范围第23项所述之半导体结构,其中第一垫高材与第二垫高材系选自陶瓷、金属、塑胶、玻璃纤维树脂或半导体等材质或上述之混合材料。25.如申请专利范围第23项所述之半导体结构,其中第一垫高材与第二垫高材系为废晶片[dummy die]、废印刷电路板[dummy PCB]或聚亚醯胺胶带[polyimide tape]。26.如申请专利范围第23项所述之半导体结构,其中第一垫高材与第二垫高材系为不相同之材料。27.如申请专利范围第23项所述之半导体结构,其中第一垫高材与第二垫高材系为相同之材料。28.如申请专利范围第23项所述之半导体结构,其中第一垫高材或第二垫高材系为条状或块状。29.如申请专利范围第23项所述之半导体结构,其中该晶片之焊垫系排列于该上表面之周缘。图式简单说明:第1图:依本发明之第一具体实施例,多晶片封装结构之截面图;第2a至2d图:依本发明之第一具体实施例,在该多晶片封装结构之制造流程中之截面示意图;第3图:依本发明之第二具体实施例,多晶片封装结构之截面图;第4图:依本发明之第二具体实施例,适用于多晶片堆叠之半导体结构之截面图;及第5图:依本发明之第三具体实施例,多晶片封装结构之截面图。 |
