| 主权项 |
1.一种强化在硬碟机系统中之前置放大器读取恢 复之方法,包含下列步骤: 决定硬碟机系统是否自非读取状态移位至读取状 态; 当决定非读取状态移位至读取状态时,启动非读取 状态至读取状态转移序列,其中,转移序列与转移 前之非读取状态之型式无关;及 在转移序列后启动一读取模式。2.如申请专利范 围第1项之方法,其中决定硬碟机系统是否自非读 取状态转移至读取状态的步骤包含评估一或更多 个控制信号之状态。3.如申请专利范围第1项之方 法,其中,非读取状态包含一闲置状态,一写入状态, 一读取偏压电流改变状态,头改变状态,头改变及 读取偏压电流改变状态,或读取偏压关到开状态。 4.如申请专利范围第1项之方法,其中,与转移前之 非读取状态之型式无关之转移序列包括对所有自 非读取状态至读取状态之转移使用相同的转移序 列。5.如申请专利范围第1项之方法,其中,启动非 读取状态至读取状态之转移序列包含改变和前置 放大器之输出相关之AC耦合电路相关之带通响应 。6.如申请专利范围第5项之方法,其中,改变带通 响应包括将与AC耦合电路相关之低截止频率在一 预定之时间周期内自一第一频率降低至第二频率 。7.如申请专利范围第6项之方法,其中,第一频率 约为10 MHz,第二频率约为1 MHz,而预定之时间周期约 为50 ns。8.如申请专利范围第5项之方法,其中带通 响应之改变包含一预定速率将与AC耦合电路相关 之极点移位,以便降低相关之低截止频率。9.如申 请专利范围第5项之方法,更进一步包含在改变带 通响应之前等待预定之时间周期之步骤,以允许稳 定与前置放大器之输出相关之瞬态电压。10.如申 请专利范围第1项之方法,其中,启动读取模式包含 在转移序列后除去与前置放大器之输出相关之短 路状况。11.一种在硬碟机系统中自数个不同型式 的非读取状态转移至读取状态之方法,包含下列步 骤: 执行与非读取状态相关之事件之独特序列; 启动一连串将非读取状态转移至读取状态之事件, 其中事件序列对与不同型式之非读取状态相关之 事件不同独特序列是相同的,藉以提供一共同转移 序列给在非读取状态及读取状态之间之转移; 在事件序列后启动读取模式。12.如申请专利范围 第11项之方法,其中,非读取状态包含一闲置状态, 一写入状态,一读取偏压电流改变状态,一头改变 状态,一头改变及读取偏压电流改变状态,或一读 取偏压关至开状态。13.如申请专利范围第11项之 方法,其中事件序列包含具有两个次区间之使用者 可设定之时间周期,其中,第一次区间包含一预定 之等待周期,第二次区间包含带通响应修改周期, 其中与硬碟机系统相关之截止频率会变化。14.如 申请专利范围第11项之方法,其中事件序列之启动 包含: 启动一预定之等待时间周期; 藉由以一预定速率降低AC耦合电路之低截止频率 而改变与硬碟机系统之前置放大器相关之AC耦合 电路之带通响应,藉以造成在非读取状态(较读取 状态中)中拒斥较大范围之低频之带通响应。15.如 申请专利范围第14项之方法,其中,改变带通响应包 含以一预定速率将与AC耦合电路相关之极点移位, 其中,速率够低以避免将杂讯取样至前置放大器之 输出。16.如申请专利范围第14项之方法,其中,改变 AC耦合电路之带通响应包含: 将前置放大器之输出耦合至一延迟电路及具有可 程式化截止频率之低通滤波电路; 自延迟电路之输出减去低通滤波电路之输出。17. 如申请专利范围第16项之方法,更进一步包含在一 预定之时间周期内将可程式化之截止频率自一第 一频率变化成较第一频率为低之第二频率。18.如 申请专利范围第17项之方法,其中,第一频率约为10 MHz,第二频率约为1 MHz,而预定之时间周期为至少50 ns。19.一种用于控制与硬碟机系统之前置放大器 相关之非读取状态至读取状态之转移之系统,包含 : 一侦测电路,能够侦测非读取状态之完成; 一非读取状态至读取状态电路,能执行一事件序列 以自非读取状态转移至读取状态,其中事件序列不 论非读取状态之型式为何皆一样;及 一读取状态启动电路,能在事件序列执行后启动读 取状态。20.如申请专利范围第19项之系统,其中执 行事件序列之设备包含: 一延迟电路,用于执行预定之等待时间次区间;及 一带通响应修正电路,能在另一时间次区间内将低 带通截止频率自一第一频率调整至低于第一频率 之第二频率。21.如申请专利范围第20项之系统,其 中第一频率约为10 MHz,第二频率约为1 MHz,而另一时 间次区间为至少50 ns。22.如申请专利范围第20项之 系统,其中带通响应修正电路包含一减法电路,能 自一前置放大器之输出减去低通信号响应,其中, 与低通信号响应相关之低通截止频率可在第一频 率及第二频率之间被控制。23.如申请专利范围第 22项之系统,其中常通响应修正电路更进一步包含 低通滤波电路,能够提供低通信号响应,其中低通 滤波电路包含一RC滤波器,其中R组件是一可变电阻 其随表时间改变,以在至少50 ns之时间周期内在第 一频率及第二频率之间变化截止频率。图式简单 说明: 第1图是习知硬碟机大量储存系统之透视图; 第2图是概略图,显示在硬碟机大量储存系统中与 读取/写入作业相关之电路; 第3图系一平面图,显示具有伺服楔之盘,用于精确 地对读取/写入头定位; 第4图系一硬碟机系统之部分之透视图,显示与在 硬碟机大量储存系统中耦合读取通道积体电路及 前置放大器积体电路之弯曲相关之电感; 第5图系一方块图,显示转移一硬碟机大量储存系 统自一非读取状态至一读取状态(根据本发明)之 读取恢复序列; 第6图系一方块图,根据本发明详细显示经由预定 序列自数个非读取状态之一转移至读取状态之读 取恢复序列; 第7图系一系列的波形图,根据本发明与以预定型 式自非读取状态转移至读取状态之读取恢复序列 相关之时间信号; 第8a及8b图系一系列的波形图,根据本发明与在用 于自非读取状态至读取状态转移之第一及第二频 率之间之偏移AC电路相关之极点之移位; 第9a图为一方块图,显示根据本发明用于移位与第 一及第二频率之间之偏移AC电路相关之极点之电 路; 第9b图系一系列之波形图,显示根据本发明将与在 第一及第二频率之间之偏移AC电路相关之极点移 位之范例方式; 第10图为一概略图,更详尽显示根据本发明用于将 与在第一及第二频率之间之偏移AC电路相关之极 点移位之电路; 第11图系一流程图,显示根据本发明在非读取状态 及读取状态之间转移方法; 第12图系一流程图,显示根据本发明执行非读取至 读取时间序列之方法。 |
