| 主权项 |
1.一种数位电路,具有信号输入端(IN)和至少二个信 号输出端(OUT1',OUT2'),其特征为: -具有至少二个逻辑电路单元(S1,S2),其系用来执行 逻辑运算,电路单元(S1,S2)分别具有一个输入端(其 是与信号输入端(IN)相连接)及一个输出端(OUT1',OUT2 '),各输出端(OUT1,OUT2)分别经由开关元件(SW1;SW2)而 与信号输出端(OUT1',OUT2')相连接, -在逻辑电路单元(S1,S2)之输入端上之位准变化同 样可在其输出端(OUT1,OUT2)上造成位准变化, -具有一个滤波器单元(F),其具有一与信号输入端( IN)相连接之输入端,其中此滤波器单元(F)可抑制一 种施加至其输入端之数位信号(A)中之干扰性脉冲 且将其输入端处之不具备干扰性脉冲之此种信号 发送至输出端, -其开关元件(SW1;SW2)分别具有一种控制输入端,此 输入端是与滤波器单元(F)之输出端相连接且各开 关元件(SW1;SW2)可经由此滤波器单元(F)而设定成二 种切换状态; -在开关元件(SW1;SW2)之第一切换状态中,在相对应 之信号输出端(OUT1',OUT2')上之信号是与相对应之逻 辑电路单元(S1,S2)之输出端(OUT1,OUT2)上之信号相一 致, -在开关元件(SW1;SW2)之第二切换状态时这些开关是 关闭的, -在信号输入端(IN)上之数位信号(A)之位准变化之 前此滤波器单元(F)使开关元件(SW1;SW2)首先保持在 第二切换状态中且在一段时间延迟(tD)之后发生位 准变化时使开关元件(SW1;SW2)转换成第一切换状态, 该时间延迟较逻辑单元(S1,S2)之输入端和输出端( OUT1,OUT2)之间最大之信号传送时间(ts1)还大。2.如 申请专利范围第1项之数位电路,其中滤波器单元(F )包含一个逻辑闸(G),其 -具有第一输入端,其是与滤波器单元(F)之输入相 连接, -具有第二输入端,其经由延迟单元(V)而与滤波器 单元(F)之输入端相连接, -具有一个输出端,其是与滤波器单元(F)之输出端 相连接。3.如申请专利范围第2项之数位电路,其中 经由延迟单元(V)之在时间上之延迟(tD)是较逻辑电 路单元(S1)之输入端和输出端(OUT1)之间的信号传送 时间(ts1)还大。4.如申请专利范围第1至第3项中任 一项之数位电路,其中开关元件(SW1)是一种逻辑闸 或电晶体。图式简单说明: 第1图 本文之导言中所述先前技艺之积体电路。 第2图 本发明之数位电路的实施例。 第3,4图 显示第2图之滤波器单元的实施例。 第5图 显示第3图之滤波器单元的信号对时间之关 系图。 第6图 显示第2图中所示实施例之信号对时间之关 系图。 |
