| 主权项 |
1.一种升压电路,其包含有:该电路具有 检测电源电压値的检测部,以及 含有多个电容器并且用上述多个电容器中的至少 一个将上述电源电压加以升压的第一升压级; 上述检测部根据检测所得上述电源电压的値,判决 上述第一升压级中是单独使用上述多个电容器中 的一个,还是并联使用上述多个电容器的几个或全 部。2.如申请专利范围第1项之升压电路,其中,该 电路还具有 包含第1和第2电流电极和控制电极的电晶体,以及 包含电容器并且用上述电容器将上述电源电压加 以升压的第2升压级; 上述第1升压级给上述电晶体的上述第1电流电极 提供升压后的上述电源电压; 上述第2升压级给上述电晶体的上述控制电极提供 升压后的上述电源电压。3.如申请专利范围第2项 之升压电路,其中, 上述第1和第2升压级 接收第1信号,并且 在上述第1信号取第1逻辑値时,对上述多个电容器 的一端或上述电容器的一端提供接地电位,对上述 多个电容器的另一端或上述电容器的另一端提供 上述电源电压,从而对上述多个电容器或上述电容 器进行充电; 在上述第1信号取不同于上述第1逻辑値的第2逻辑 値时,一面使上述多个电容器的上述另一端或上述 电容器的上述另一端的电位保持浮动状态,一面使 上述多个电容器的上述一端或上述电容器的上述 一端的电位从上述接地电位上升。4.如申请专利 范围第1项之升压电路,其中,该电路还具有 包含第1和第2电流电极和控制电极的电晶体,以及 包含电容器并且用上述电容器将上述电源电压加 以升压的第2升压级; 上述第1升压级给上述电晶体的上述控制电极提供 升压后的上述电源电压; 上述第2升压级给上述电晶体的上述第1电流电极 提供升压后的上述电源电压。5.如申请专利范围 第4项之升压电路,其中,上述第1和第2升压级 接收第1信号,并且 在上述第1信号取第1逻辑値时,对上述多个电容器 的一端或上述电容器的一端提供接地电位,对上述 多个电容器的另一端或上述电容器的另一端提供 上述电源电压,从而对上述多个电容器或上述电容 器进行充电, 在上述第1信号取不同于上述第1逻辑値的第2逻辑 値时,一面使上述多个电容器的上述另一端或上述 电容器的上述另一端的电位保持浮动状态,一面使 上述多个电容器的上述一端或上述电容器的上述 一端电位从上述接地电位上升。6.如申请专利范 围第1项之升压电路,其中, 上述检测部 将用电阻划分上述电源电压所得的分压値与规定 的电压値比较,并根据该比较结果确定并联连接上 述多个电容器的数量。7.一种升压电路,其中,该电 路具有 检测电源电压値的检测部,以及 包含电容器并且用上述电容器将上述电源电压加 以升压的多个升压级; 上述多个升压级分别串联连接; 上述检测部根据检测所得上述电源电压的値,判决 使用上述多个升压级中哪个升压级的输出。8.如 申请专利范围第7项之升压电路,其中, 该电路还具有包含第1和第2电流电极和控制电极 的电晶体; 上述升压级给上述电晶体的上述第1电流电极提供 升压后的上述电源电压。9.如申请专利范围第7项 之升压电路,其中, 该电路还具有包含第1和第2电流电极和控制电极 的电晶体; 上述升压级给上述电晶体的上述控制电极提供升 压后的上述电源电压。10.如申请专利范围第7项之 升压电路,其中, 上述升压级 接收第1信号,并且 在上述第1信号取第1逻辑値时,对上述电容器的一 端提供接地电位,对上述电容器的另一端提供上述 电源电压,从而对上述电容器进行充电; 在上述第1信号取不同于第1逻辑値的第2逻辑値时, 一面使上述电容器的上述另一端的电位保持浮动 状态,一面使上述电容器的上述一端的电位从上述 接地电位上升。11.如申请专利范围第7项之升压电 路,其中, 上述检测部 将用电阻划分上述电源电压所得的分压値与规定 的电压値比较,并根据该比较结果决定用上述多个 升压级中哪个升压级的输出。12.一种升压电路,其 中,该电路具有 检测电源电压値的检测部、 包含第1和第2电流电极和控制电极的电晶体,以及 包含电容器并且用上述电容器将上述电源电压加 以升压的第1和第2升压级; 上述第1升压级给上述电晶体的上述第1电流电极 提供升压后的上述电源电压; 上述第2升压级给上述电晶体的上述控制电极提供 升压后的上述电源电压; 上述检测部根据检测所得上述电源电压的値,使上 述第1或第2升压级中的升压量变化。13.如申请专 利范围第12项之升压电路,其中, 上述第1和第2升压级 分别接收第1和第2信号,并且 在上述第1和第2信号分别取第1逻辑値时,对上述电 容器的一端提供接地电位,对上述电容器的另一端 提供上述电源电压,从而对上述电容器充电, 在上述第1和第2信号分别取不同于第1逻辑値的第2 逻辑値时,一面使上述电容器的上述另一端的电位 保持浮动状态,一面使上述电容器的上述一端的电 位从上述接地电位上升。14.如申请专利范围第12 项之升压电路,其中, 上述检测部 将用电阻划分上述电源电压所得的分压値与规定 的电压値比较,并根据该比较结果确定上述第1或 第2升压级中的上述升压量。15.一种半导体记忆装 置,其中, 该装置具有 半导体不变性记忆元件、 连接上述半导体不变性记忆元件的字线,以及 通过上述字线读取上述半导体不变性元件的记忆 内容用的字线升压电路; 上述字线升压电路由申请专利范围第1至14项中任 一项之升压电路构成。图式简单说明: 图1为实施形态1的字线升压电路的示意图。 图2为实施形态1的字线升压电路一部分的说明图 。 图3为实施形态1的字线升压电路一部分的说明图 。 图4为实施形态1的字线升压电路一部分的说明图 。 图5为示出实施形态1的字线升压电路运作的时间 图。 图6为实施形态1的字线升压电路的升压电压与电 源电压关系说明图。 图7为实施形态1的字线升压电路一部分的说明图 。 图8为实施形态1的字线升压电路一部分的说明图 。 图9为显示实施形态1的字线升压电路运作的时间 图。 图10为显示实施形态1的字线升压电路运作的时间 图。 图11为实施形态2的字线升压电路的示意图。 图12为实施形态2的字线升压电路一部分的说明图 。 图13为实施形态2的字线升压电路的升压电压与电 源电压关系说明图。 图14为实施形态2的字线升压电路一部分的说明图 。 图15为实施形态2的字线升压电路一部分的说明图 。 图16为显示实施形态2的字线升压电路运作的时间 图。 图17为显示实施形态2的字线升压电路运作的时间 图。 图18为实施形态3的字线升压电路的示意图。 图19为实施形态3的字线升压电路一部分的说明图 。 图20为显示实施形态3的字线升压电路运作的时间 图。 图21为实施形态3的字线升压电路的升压电压与电 源电压关系说明图。 图22为实施形态4的字线升压电路的示意图。 图23为实施形态4的字线升压电路一部分的说明图 。 图24为显示实施形态4的字线升压电路的升压电压 与电源电压关系说明图。 图25为实施形态4的字线升压电路一部分的说明图 。 图26为实施形态4的字线升压电路一部分的说明图 。 图27为显示实施形态4的字线升压电路运作的时间 图。 图28为显示实施形态4的字线升压电路运作的时间 图。 图29为具有半导体不变性记忆元件的半导体记忆 装置的示意图。 图30为快闪记忆元件阀値电压与分布的关系的示 意图。 图31为习知技术字线升压电路的示意图。 图32为习知技术字线升压电路一部分的说明图。 图33为习知技术字线升压电路一部分的说明图。 图34为习知技术字线升压电路一部分的说明图。 图35为显示习知技术字线升压电路运作的时间图 。 图36为习知技术字线升压电路的升压期间等效电 路的示意图。 图37为习知技术字线升压电路的升压电压与电源 电压关系说明图。 |
