| 摘要 |
<p>본 발명은 반도체 기술에 관한 것으로, 특히 캐패시터 유전체로 강유전체 박막을 사용하는 강유전체 캐패시터 형성방법에 관한 것으로, 본 발명은 강유전체 박막의 분극값을 높이고 단락 및 누설전류 증가를 억제할 수 있는 강유전체 캐패시터 제조방법을 제공하는데 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명은, 모스 트랜지스터를 포함하는 소정의 하부층 상에 하부전극용 전도막을 형성하는 제1 단계; 상기 하부전극용 전도막 상부에 강유전체막을 형성하는 제2 단계; 상기 제2 단계 수행 후, 상기 강유전체막의 핵형성을 위한 급속열처리 공정을 실시하는 제3 단계; 상기 핵형성이 이루어진 강유전체막에 상에 상부전극용 전도막을 증착하는 제4 단계; 상기 제4 단계 수행 후, 사진식각 공정없이 상기 강유전체막의 결정립 성장을 위한 노 열처리 공정을 775 ~ 825℃ 온도의 O분위기에서 30 ~ 90분 동안 실시하는 제5 단계; 상기 상부전극용 전도막, 상기 강유전체막 및 상기 하부전극용 전도막을 선택적으로 식각하여 단위 캐패시터 패턴을 형성하는 제6 단계; 상기 제6 단계의 식각으로 인한 손상을 보상하기 위한 제1회복열처리를 실시하는 제7 단계; 상기 제7 단계가 완료된 전체 구조 상부에 층간절연막을 형성하는 제8 단계; 상기 층간절연막을 유동시키기 위한 열처리를 실시하는 제9 단계; 상기 층간절연막을 선택식각하여 상기 상부전극용 전도막을 노출시키는 콘택홀을 형성하는 제10 단계; 및 상기 콘택홀 형성 시 발생한 손상을 보상하기 위한 제2회복열처리를 실시하는 제11 단계를 포함하여 이루어진다.</p> |
