A gate electrode in semiconductor device and method for forming the same
摘要
<p>본 발명은 게이트 전극의 하드 마스크막 식각시 티타늄 실리사이드막의 노출을 방지하여, 폴리머의 발생을 저지할 수 있는 반도체 소자의 게이트 전극 및 그 형성방법을 개시한다. 개시된 본 발명은, 반도체 기판; 반도체 기판상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 도전층; 상기 도전층 상에 형성된 버퍼막; 및 상기 버퍼막 상부에 형성된 하드 마스크막을 포함하는 것을 특징으로 한다.</p>
