| 主权项 |
1.一种高频电流抑制型态之电子组件,包含:提供用 于处理信号之预定多数端点,其中一部份或全部预 定多数端点提供有高频电流抑制器,用于使得自数 十MHz至数个GHz带宽内流经该端点本身之高频电流 衰减,其中该高频电流抑制器系薄膜磁性物质,且 除此之外,进一步地系M-X-Y系中之磁损材料,其由合 成物元素M、X及Y之混合物所制成,其中M表示Fe、Co 、及Ni中至少其一、Y表示F、N及O中至少其一及X表 示不同于M及Y中所包括元素之至少其一,而且是由 窄带宽磁损材料来制成,使得在复数磁导率特性中 虚数部"之最大値 "max存在100MHz至10GHz之频率范围内。2.如申请专 利范围第1项之高频电流抑制型态之电子组件,其 中该高频电流抑制器安置在一部份或全部预定端 点之表面上,位置在不同于所要安装在用于安装至 少上述电子组件之电路板上的安装部、及包括连 接到该电路板上所安置导电图型之连接部的边缘 。3.如申请专利范围第1项之高频电流抑制型态之 电子组件,其中该高频电流抑制器在使用频带宽小 于数十MHz中,在接近所要安装在用于安装至少该电 子组件之电路板上的安装部具有导电性。4.如申 请专利范围第1项之高频电流抑制型态之电子组件 ,其中该高频电流抑制器以溅镀法在一部份或全部 该预定多数端点之表面上形成为薄膜。5.如申请 专利范围第1项之高频电流抑制型态之电子组件, 其中该高频电流抑制器以蒸气沈积法在一部份或 全部该预定多数端点之表面上形成为薄膜。6.一 种高频电流抑制型态之电子组件,包含:提供用于 处理信号之预定多数端点,其中一部份或全部预定 多数端点提供有高频电流抑制器,用于使得自数十 MHz至数个GHz带宽内流经该端点本身之高频电流衰 减,其中该高频电流抑制器系薄膜磁性物质,且除 此之外,进一步地系M-X-Y系中之磁损材料,其由合成 物元素M、X及Y之混合物所制成,其中M表示Fe、Co、 及Ni中至少其一、Y表示F、N及O中至少其一及X表示 不同于M及Y中所包括元素之至少其一,而且是由窄 带宽磁损材料来制成,使得在复数磁导率特性中虚 数部"之最大値"max存在100MHz至10GHz之频率范围 内,其中一部份或全部该预定多数端点在使用频带 宽小于数十MHz中具有导电性,而且包含高频电流抑 制器,用于使得数十MHz至数个CHz带宽内流经该端点 本身之高频电流衰减。7.如申请专利范围第6项之 高频电流抑制型态之电子组件,其中该高频电流抑 制器以溅镀法来形成。8.如申请专利范围第6项之 高频电流抑制型态之电子组件,其中该高频电流抑 制器以蒸气沈积法来形成。9.如申请专利范围第1 或6项之高频电流抑制型态之电子组件,其中该高 频电流抑制器厚度在0.3至20(um)范围内。10.如申请 专利范围第1或6项之高频电流抑制型态之电子组 件,其中该高频电流抑制器是M-X-Y系中之磁损材料, 其由窄带宽磁损材料来制成,使得相对带宽bwr不大 于200%,其中该相对带宽是以萃取"値为最大値" max50%之两频率间的频带宽、及使得在其中心频率 之频带宽正常化来获得。11.如申请专利范围第10 项之高频电流抑制型态之电子组件,其中该窄带宽 磁损材料之饱合磁化强度在80至60(%)范围内,其中 金属磁性物质包含该合成物元素M而已。12.如申请 专利范围第10项之高频电流抑制型态之电子组件, 其中该窄带宽磁损材料具有直流电阻率在100至700( cm)范围内。13.如申请专利范围第1或6项之 高频电流抑制型态之电子组件,其中该高频电流抑 制器是M-X-Y系之磁损材料,其由宽带宽磁损材料所 制成,使得相对带宽bwr不小于150%,其中该相对带宽 是以萃取"値为最大値"max50%之两频率间的频 带宽、及使得在其中心频率之频带宽正常化来获 得。14.如申请专利范围第13项之高频电流抑制型 态之电子组件,其中该宽带宽磁损材料之饱合磁化 强度在60至35(%)范围内,其中金属磁性物质包含该 合成物元素M而已。15.如申请专利范围第13项之高 频电流抑制型态之电子组件,其中该宽带宽磁损材 料具有直流电阻率大于500(cm)。16.如申请专 利范围第1或6项之高频电流抑制型态之电子组件, 其中该窄带宽磁损材料或该宽带宽磁损材料具有 该合成物元素X,其是C,B,Si,Al,Mg,Ti,Zn,Hf,Sr,Nb,Ta及稀 土元素中至少其一。17.如申请专利范围第1或6项 之高频电流抑制型态之电子组件,其中该窄带宽磁 损材料或该宽带宽磁损材料具有该合成物元素M, 其以晶粒形式散布在该合成物元素X及该合成物元 素Y之混合物矩阵基体(matrix)内。18.如申请专利范 围第17项之高频电流抑制型态之电子组件,其中该 窄带宽磁损材料或该宽带宽磁损材料具有晶粒微 粒之平均直径在1至40奈米(nm)范围内。19.如申请专 利范围第1或6项之高频电流抑制型态之电子组件, 其中该窄带宽磁损材料及该宽带宽磁损材料具有 各向异性磁场47400A/m或更小。20.如申请专利范围 第17项之高频电流抑制型态之电子组件,其中该M-X- Y系为Fe-Al-O系。21.如申请专利范围第17项之高频电 流抑制型态之电子组件,其中该M-X-Y系为Fe-Si-O系。 22.如申请专利范围第1或6项之高频电流抑制型态 之电子组件,其中该电子组件是在高频以高速操作 之半导体主动装置,而且也是半导体积体电路装置 、半导体大型积体电路及逻辑电路装置中之一。 23.一种用于电子组件之高频电流抑制型态连接线, 包含导体用于连接电子组件及预定位置,其中用于 使得在数十MHz及数个GHz带宽内流经上述导体本身 之高频电流衰减的高频电流抑制器,形成在至少该 导体之一部份表面上,其中该高频电流抑制器系薄 膜磁性物质,且除此之外,进一步地系M-X-Y系之磁损 材料由合成物元素M、Y及X之混合物来制成,其中M 表示Fe、Co、及Ni中至少其一、Y表示F、N及O中至少 其一、及X表示不同于M及Y所包括元素中至少其一, 而且是由窄带宽磁损材料来制成,使得在复数磁导 率特性中虚数部"之最大値"max存在100MHz至10GHz 之频率范围内。24.如申请专利范围第23项之用于 电子组件之高频电流抑制型态连接线,其中该高频 电流抑制器形成方式使得在该导体之两端处至少 一连接部显露。25.如申请专利范围第23项之用于 电子组件之高频电流抑制型态连接线,其中该高频 电流抑制器形成晶格形状,而且一种方式使得在该 导体之两端处连接部显露。26.如申请专利范围第 23项用于电子组件之高频电流抑制型态连接线,其 中该高频电流抑制器形成螺旋形状,及一种形式使 得该导体之两端处连接部显露。27.如申请专利范 围第23项之用于电子组件之高频电流抑制型态连 接线,其中该高频电流抑制器以溅镀法形成在该导 体之表面上。28.如申请专利范围第23项之用于电 子组件之高频电流抑制型态连接线,其中该高频电 流抑制器以蒸气沈积法来形成在该导体之表面上 。29.如申请专利范围第23项之用于电子组件之高 频电流抑制器连接线,其中该电子组件具有内藏裸 晶片,其包含所提供在主体内用于处理信号之预定 多数端点,及提供用于分别地使得该预定多数内连 接端点和分离地提供在该主体内用于传送信号之 预定多数外连接端点来连接。30.如申请专利范围 第23项之用于电子组件之高频电流抑制型态连接 线,其中该高频电流抑制器厚度在0.3至20(um)范围内 。31.如申请专利范围第23项之用于电子组件之高 频电流抑制型态连接线,其中该高频电流抑制器是 M-X-Y系之磁损材料,由窄带宽磁损材料所制成,使得 相对带宽bwr不大于200%,其中该相对带宽bwr是以萃 取"为"max50%之两频率间的频带宽、及使得其 中心频率之频带宽正常化来获得。32.如申请专利 范围第31项之用于电子组件之高频电流抑制型态 连接线,其中该窄带宽磁损材料之饱合磁化强在80 至60(%)范围内,其中金属磁性物质包含该合成物元 素M而已。33.如申请专利范围第31项之用于电子组 件之高频电流抑制型态连接线,其中该窄带宽磁损 材料具有直流电阻率在100至700(cm)范围内。 34.如申请专利范围第23项之用于电子组件之高频 电流抑制型态连接线,其中该高频电流抑制器是M-X -Y系之磁损材料,其相对带宽bwr不小于150%,其中该 相对带宽是以萃取"为最大値"max50%之两频率 间的频带宽、及使得其中心频率之频带宽正常化 来获得。35.如申请专利范围第34项之用于电子组 件之高频电流抑制型态连接线,其中该宽带宽磁损 材料之饱合磁化强度在60至35(%)范围内,其中金属 磁性物质包含该合成物元素M而已。36.如申请专利 范围第34项之用于电子组件之高频电流抑制型态 连接线,其中该宽带宽磁损材料具有直流电阻率大 于500(cm)。37.如申请专利范围第23项之用于 电子组件之高频电流抑制型态连接线,其中该窄带 宽磁损材料或该宽带宽磁损材料具有该合成物元 素X,其为C,B,Si,Al,Mg,Ti,Zn,Hf,Sr,Nb,Ta及稀土元素中至 少其一。38.如申请专利范围第23项之用于电子组 件之高频电流抑制型态连接线,其中该窄带宽磁损 材料或该宽带宽磁损材料具有该合成物元素M,其 以晶粒形式存在而分布在该合成物元素X及该合成 物元素Y之混合物基体内。39.如申请专利范围第38 项之用于电子组件之高频电流抑制型态连接线,其 中该窄带宽磁损材料或该宽带宽磁损材料具有以 晶粒形式存在之平均微粒直径在1至40奈米(nm)范围 内。40.如申请专利范围第23项之用于电子组件之 高频电流抑制型态连接线,其中该窄带宽磁损材料 或宽带宽磁损材料具有各向异性磁场47,400A/m或更 小。41.如申请专利范围第38项之用于电子组件之 高频电流抑制型态连接线,其中该M-X-Y系为Fe-Al-O系 。42.如申请专利范围第38项之用于电子组件之高 频电流抑制型态连接线,其中该M-X-Y系为Fe-Si-O系。 43.如申请专利范围第23项之用于电子组件之高频 电流抑制型态连接线,其中该电子组件是在高频带 中使用以高速操作之半导体主动装置,而且也是半 导体积体电路装置、半导体大型积体电路装置及 逻辑电路装置中之一。图式简单说明: 第1A图表示根据本发明高频电流抑制型态之电子 元件实施例中,印刷电路板上所安装半导体积体电 路装置的基本结构透视图示; 第1B图是第1A图所示导电性积体电路装置不可缺少 部份之局部放大剖面侧示图; 第2A图是根据本发明高频电流抑制型态之电子元 件另一实施例中,印刷电路板上所安装半导体积体 电路装置基本结构不可缺少部份之局部放大剖面 图示;其中所提供到半导体积体电路装置之端点的 高频电流抑制器形式已改变; 第2B图表示第2A图所示半导体积体电路装置,其中 端点本身形式已改变; 第3A图是根据本发明高频电流抑制型态之电子组 件另一实施例中,所安装在印刷电路板上半导体积 体电路装置基本结构之透视图; 第3B图是第3A图所图示不可缺少部份之局部放大剖 面侧示图示; 第4A图是根据本发明第四实施例中包括高频电流 抑制型态连接线及所安装在印刷电路板上之半导 体积体电路装置基本结构内部的透视图示; 第4B图是第4A图所示不可缺少部份之局部放大剖面 侧示图; 第5图表示第4图所示局部切剖之高频电流抑制型 态连接线另一形式图示; 第6图是第4图所示局部切割之高频电流抑制型态 连接线另一形式透视图示; 第7图表示使用于第4至6图中所示连接线之高频电 流抑制器材料的晶粒磁性物质基本结构简示图; 第8A图表示溅镀法应用方式之样品制造装置,其具 有使用于制造第7图所述晶粒磁性物质之样品的装 置基本结构; 第8B图表示真空蒸气法应用方式之样品制造装置; 第9图表示用于频率之样品1的磁损项(magnetic loss term)特性(复数磁导率(complex permeability),样品1以第8 A图所示溅镀应用方式之样品制造装置来制造; 第10图表示用于频率之样品2的磁损项特性(复数磁 导率),样品2以第8A图所示溅镀法应用方式之样品 制造装置来制造; 第11图表示用于频率之样品3(第一比较样品)的磁 损项特性(复数磁导率),样品3以第8A图所示溅镀法 应用方式来制造; 第12图是高频电流抑制作用量测装置之基本结构 透视图,用于量测以第8A图所示溅镀法应用方式之 样品制造装置、及以第8B图所示真空蒸气法应用 方式之样品制造装置来制造各样品的高频电流抑 制作用; 第13A图表示用于频率之样品1的传输特性,其是以 第12图所示高频电流抑制作用量测装置来量测样 品磁性物质之高频电流抑制作用的结果; 第13B图表示用于频率之传愉特性,其是量测习用比 较样品,即合成物磁性物质之高频电流抑制作用的 结果; 第14图是表示传输特性之简化图示,做为包括第13A 图所示样品1及第13B图所示比较样品之磁性物质的 等效电路; 第15A图表示根据第13图所示传输特性中串连添加 到第14图所示等效电路之电感来计算用于频率的 样品1电阻特性;及 第15B图表示习用技术之比较样品,即合成物磁性物 质薄板的电阻特性。 |
