发明名称 公共嵌入式高性能微处理系统模块
摘要 本实用新型公开了一种公共嵌入式高性能微处理系统模块,它涉及通信领域中的一种通信控制及处理模块。它由通信处理模块、以太网处理模块、串行接口电路、调试接口、存储器模块、复位电路、高速接插件、硬件初始化电路、电源模块、主时钟等部件组成。通过相应部件完成通信数据的处理和存储,并且完成各种通信协议处理和接口控制及扩展。它直接提供实时多任务操作的板级支持包及其它低层程序,用户可以直接面向应用研制开发,它还具有通用性和扩展性好,集成化程度高,体积小,价格低廉,便于研制开发和应用等特点,可作为通信网络设备中的中心处理模块或接口处理模块。
申请公布号 CN2512032Y 申请公布日期 2002.09.18
申请号 CN01275044.1 申请日期 2001.11.26
申请人 信息产业部电子第五十四研究所 发明人 李吉良;周三友;陈剑波;范淑艳;刘素桃;赵志远;王俊芳
分类号 G06F13/38 主分类号 G06F13/38
代理机构 石家庄冀科专利事务所有限公司 代理人 高锡明
主权项 1.一种由通信处理模块(1)、高速接插件(2)、电源模块(6)、调试接口(7)、主时钟(8)组成的公共嵌入式高性能微处理系统模块,其特征在于还有以太网处理模块(3)、串行接口电路(4)、存储器模块(5)、复位电路(9)、硬件初始化电路(10)组成,其中通信处理模块(1)出入端1脚通过数据总线分别与高速接插件(2)出入1脚、硬件初始化电路(10)出入端1脚、存储器模块(5)出入端1脚并接,出端2、4、6脚分别通过地址总线、存储器字节选择总线和时序控制总线与高速接插件(2)入端2、4、6脚、存储器模块(5)入端2、3、4脚并接,出端46通过时钟线与高速接插件(2)入端23脚、存储器模块(5)入端5脚并接,入端5脚通过中断总线、出端3脚通过控制总线、出端21脚通过片选总线分别与高速接插件(2)出端5脚、入端3脚、13脚连接,入端8、10、24、26脚及出端7、9、23、25脚分别与高速接插件(2)出端16、18、20、22脚及入端15、17、19、21脚连接,出入端13至17、20、22脚分别通过数据总线与高速接插件(2)出入端7至12、14脚连接,入端18、19脚分别与硬件初始化电路(10)出端2、3脚连接,出端29至33脚及入端27、28脚分别与以太网处理模块(3)入端3至7脚及出端1、2脚连接,入端34至36脚、出端37脚及出入端49、50脚分别与调试接口(7)出端1至3脚、入端4脚及出入端5、6脚连接,入端38、39、40脚分别串接电阻R1、R2、R3后与地端连接,入端41脚与电容C1、C2、C3一端并接、再串接电感L1后与电源模块(6)出端+V电压端连接,入端42脚与电容C3另一端连接,入端43脚与电容C1、C2另一端并接,入端44脚串接电阻R4后与主时钟(8)出端3脚连接,入端47脚与复位电路(9)出端1脚连接,入端11脚及出端12脚分别与串行接口电路(4)出端1脚及入端2脚连接,主时钟(8)入端1脚与电源模块(6)出端+V电压端连接、入端2脚接地端,电源模块(6)出端+V电压端与各部件电源入端连接。
地址 050081河北省石家庄市中山西路589号电子第54所技术处