全差动双边沿触发器

摘要

本发明揭示一种全差动双边沿触发器,其由一时钟脉冲的上升沿及下降沿控制第一全差动输入值及第二全差动输入值的储存及输出。该全差动双边沿触发器包含一全差动的第一主电路、一全差动的第二主电路及一全差动的从电路。该第一主电路在该时钟脉冲的上升沿至下降沿之间控制该第一全差动输入值的储存。该第二主电路在该时钟脉冲的下降沿至上升沿之间控制该第二全差动输入值的储存,该从电路电连接至该第一主电路及该第二主电路的输出。

主权项

1.一种全差动双边沿触发器，由一时钟脉冲的上升沿及下降沿控制第一全差动输入值及第二全差动输入值的储存及输出，包含：一全差动的第一主电路，由该时钟脉冲的上升沿控制该第一全差动输入值的储存；一全差动的第二主电路，由该时钟脉冲的下降沿控制该第二全差动输入值的储存；及一全差动的从电路，电连接至该全差动的第一主电路及该全差动的第二主电路的输出，包含一第二重复器作为该全差动双边沿触发器的输出端，且在该时钟脉冲的上升沿至下降沿之间输出该第一全差动输入值，及在该时钟脉冲的下降沿至上升沿之间输出该第二全差动输入值。