系统电路基板、及使用它之电脑系统与电子机器

摘要

在系统电路基板上，事先设有用以将电容器等电容性元件6连接于记忆汇流排线4的连接端子205。如此，为了吸收依高速记忆元件141~144之实装个数的记忆体之负荷电容之变化，其结果之记忆汇流排之负荷阻抗之变化，可将适当电容之电容性元件16连接于汇流排4。由此，不依赖记忆元件之实装个数，可将记忆汇流排线4之特性阻抗一致于规定值，不必对于实装记忆体电容之不相同之每一制品重新设计系统电路基板，成为随着需要可将必需个数之高速记忆元件实装于共通之系统电路基板而加以使用。

主权项

1.一种系统电路基板,属于实装有记忆元件之系统电路基板,其特征为具备:设于记忆滙流排线上,用以实装复数记忆元件的记忆体实装区域,及将用以补偿依记忆元件之实装个数之变化所产生之记忆滙流排线之负荷阻抗之变化的电容性元件连接于记忆滙流排线的连接端子。2.如申请专利范围第1项所述之系统电路基板,其中,上述记忆滙流排线系构成在上述记忆实装区域中阻抗成为比规定値高;上述连接端子系在上述记忆实装区域连接于记忆滙流排线,而藉由实装之记忆元件之负荷电容及上述电容性元件之电容使上述记忆实装区域的上述记忆滙流排线之负荷阻抗成为规定値。3.如申请专利范围第1项所述之系统电路基板,其中,上述连接端子系将上述记忆滙流排线装卸自如地可安装于上述记忆滙流排线之构件所构成。4.一种系统电路基板,属于实装有记忆元件之系统电路基板,其特征为具备:设于记忆滙流排线上,用以实装复数记忆元件的记忆体实装区域,及设于记忆滙流排线上,将用以补偿依记忆元件之实装个数之变化所产生之记忆滙流排线之负荷阻抗之变化的电容性元件。5.如申请专利范围第1项至第4项中任何一项所述之系统电路基板,其中,上述电容性元件系可将电容成为设成可变的可变电容性元件;又具备随着上述实装之记忆元件之个数,调整上述可变电容性元件之电容的调整机构。6.如申请专利范围第5项所述之系统电路基板,其中,上述调整机构系具备:侦测实装之记忆元件之个数的侦测机构,及随着上述侦测之记忆元件之个数,发生调整上述可变电容性元件之电容之控制信号的发生机构。7.一种系统电路基板,属于实装有记忆元件之系统电路基板,其特征为具备:设于记忆滙流排线上,用以实装复数记忆元件的记忆体实装区域,及设于记忆滙流排线上,将用以补偿依记忆元件之实装个数之变化所产生之记忆滙流排线之负荷阻抗之变化的可变电容性元件。8.如申请专利范围第7项所述之系统电路基板,其中,又具备随着上述实装之记忆元件之个数,调整上述可变电容性元件之电容的调整机构。9.如申请专利范围第8项所述之系统电路基板,其中,上述调整机构系具备:侦测实装之记忆元件之个数的侦测机构,及随着上述侦测之记忆元件之个数,发生调整上述可变电容性元件之电容之控制信号的发生机构。10.如申请专利范围第1项至第4项、第6项至第9项中任何一项所述之系统电路基板,其中,在上述系统电路基板,也装载CPU及其周边晶片组。11.一种电脑系统,其特征为具备:具有用以实装记忆元件之记忆体实装区域的电路基板,及配设于上述电路基板上成为可连接于上述记忆体实装区域的记忆滙流排线,及设于上述电路基板上,将用以补偿依记忆元件之实装个数之变化所产生之记忆滙流排线之负荷阻抗之变化之变化的电容性元件连接于记忆滙流排线所用的连接端子。12.如申请专利范围第11项所述之电脑系统,其中,上述记忆滙流排线系构成在上述记忆实装区域中阻抗成为比规定値高;上述连接端子系在上述记忆实装区域连接于记忆滙流排线,而藉由实装之记忆元件之负荷电容及上述电容性元件之电容使上述记忆实装区域的上述记忆滙流排线之负荷阻抗成为规定値。13.如申请专利范围第11项所述之电脑系统,其中,上述连接端子系将上述记忆滙流排线装卸自如地可安装于上述记忆滙流排线之构件所构成。14.一种电脑系统,其特征为具备:具有用以实装记忆元件之记忆体实装区域的电路基板,及配设于上述电路基板上成为可连接于上述记忆体实装区域的记忆滙流排线,及设于上述电路基板上,将用以补偿依记忆元件之实装个数之变化所产生之记忆滙流排线之负荷阻抗之变化之变化的电容性元件连接于记忆滙流排线。15.如申请专利范围第11项至第14项中任何一项所述之电脑系统,其中,上述电容性元件系可将电容成为设成可变的可变电容性元件;又具备,随着上述实装之记忆元件之个数,调整上述可变电容性元件之电容的调整机构。16.如申请专利范围第15项所述之电脑系统,其中,上述调整机构系具备:侦测实装之记忆元件之个数的侦测机构,及随着上述侦测之记忆元件之个数,发生调整上述可变电容性元件之电容之控制信号的发生机构。17.一种电脑系统,其特征为具备:具有用以实装记忆元件之记忆体实装区域的电路基板,及配设于上述电路基板上成为可连接于上述记忆体实装区域的记忆滙流排线,及设于上述电路基板上,将用以补偿依记忆元件之实装个数之变化所产生之记忆滙流排线之负荷阻抗之变化之变化的可变电容性元件。18.如申请专利范围第17项所述之电脑系统,其中,又具备随着上述实装之记忆元件之个数,调整上述可变电容性元件之电容的调整机构。19.如申请专利范围第18项所述之电脑系统,其中,上述调整机构系具备:侦测实装之记忆元件之个数的侦测机构,及随着上述侦测之记忆元件之个数,发生调整上述可变电容性元件之电容之控制信号的发生机构。20.如申请专利范围第11项至第14项、第16项至第19项中任何一项所述之电脑系统,其中,在上述系统电路基板,也装载CPU及其周边晶片组。21.一种电子机器,其特征为具备:具有用以实装记忆元件之记忆体实装区域的电路基板,及配设于上述电路基板上成为可连接于上述记忆体实装区域的记忆滙流排线,及设于上述电路基板上,将用以补偿依记忆元件之实装个数之变化所产生之记忆滙流排线之负荷阻抗之变化之变化的电容性元件连接于记忆滙流排线所用的连接端子。22.一种电子机器,其特征为具备:具有用以实装记忆元件之记忆体实装区域的电路基板,及配设于上述电路基板上成为可连接于上述记忆体实装区域的记忆滙流排线,及设于上述电路基板上,将用以补偿依记忆元件之实装个数之变化所产生之记忆滙流排线之负荷阻抗之变化之变化的电容性元件。23.一种电子机器,其特征为具备:具有用以实装记忆元件之记忆体实装区域的电路基板,及配设于上述电路基板上成为可连接于上述记忆体实装区域的记忆滙流排线,及设于上述电路基板上,将用以补偿依记忆元件之实装个数之变化所产生之记忆滙流排线之负荷阻抗之变化之变化的可变记忆滙流排线。图式简单说明:第1图系表示使用本发明之第一实施例之系统电路基板的电脑系统之构成的方块图。第2图系表示第1图之系统电路基板之记忆体周边之实装构造之一例的图式。第3图系表示设于第2图之系统电路基板之记忆元件实装垫与记忆滙流排线之关系的图式。第4图系表示本发明之第2实施例的系统电路基板之记忆体周边之实装构造的图式。第5图系表示在第4图所使用之可变电容性元件之电压对电容之特性的图式。第6图系表示藉由第二实施例的电脑系统之系统BIOS所实行之电容値调整处理之原理的流程图。