发明名称 双驱动降压调整器
摘要 揭露一种向下变化之切换调整器。以并联方式耦合于一第一供应节点及一第一输出节点之间之第一及第二电晶体系藉由一驱动器级依序控制(1)导通第一电晶体,(2)导通第二电晶体,(3)切断第二电晶体,及(4)切断第一电晶体。第一电晶体系较小于第二电晶体,如此第一电晶体可以切换较快于第二电晶体,因此在其中二电晶体切换之时间间隔期间可减少功率浪费。此一设计允许一增加在切换频率方面而无知之增加在功率浪费方面,以获得用于增加一额外、较小电晶体以并联于驱动器级中之一较大且相关电路之一较廉价变化。
申请公布号 TW502142 申请公布日期 2002.09.11
申请号 TW090106767 申请日期 2001.03.22
申请人 英特尔公司 发明人 唐 恩古元
分类号 G05F1/40 主分类号 G05F1/40
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种切换调整器,包含:一第一电晶体,耦合于一第一供应节点及一第一输出节点之间;一第二电晶体,系并联耦合于第一电晶体,第一电晶体系较小于第二电晶体;及一驱动器级,系耦合以控制第一及第二电晶体,依序(1)导通第一电晶体,(2)导通第二电晶体,(3)切断第二电晶体,及(4)切断第一电晶体。2.如申请专利范围第1项之切换调整器,进一步包含:一二极体,耦合于一第二供应节点及第一输出节点之间;及一电感器-电容器低通滤波器,耦合于第一输出节点及第一及第二供应节点之一个之间,以提供一完全无涟波电压在一第二输出节点。3.如申请专利范围第1项之切换调整器,进一步包含:一第三电晶体,耦合于第一输出节点及第一与第二供应节点之一者之间,其中驱动器级系另外耦合于第三电晶体以(1)切断第三电晶体在导通第一电晶体前,及(2)导通第三电晶体在切断第一电晶体之后。4.如申请专利范围第2项之切换调整器,进一步包含:一控制器,耦合于驱动器级以调整在第二输出节点之电压,其强度上较小于第一供应节点之一电压。5.如申请专利范围第4项之切换调整器,其中控制器馈送驱动器级一脉宽调变(PWM)信号以调整在第二输出节点之电压。6.如申请专利范围第3项之切换调整器,其中驱动器级系建构以(1)切断第三电晶体反应于PWM信号系确认,及(2)导通第三电晶体反应于PWM信号系不确认。7.如申请专利范围第1项之切换调整器,其中第二电晶体系按尺寸制造以提供一较低于第一电晶体之阻抗。8.如申请专利范围第1项之切换调整器,其中第一电晶体系按尺寸制造以切换较快于第二电晶体。9.一种切换调整器,包含:一第一切换装置,用于选择提供一第一低阻抗路径于一第一供应节点及一第一输出节点之间;一第二切换装置,用于选择提供一第二低阻抗路径以并联方式耦合于第一路径,第二路径具有一较低于第一路径之阻抗;及装置,用于驱动第一及第二切换装置,以依序(1)导通第一路径,(2)导通第二路径,(3)切断第二路径,及(4)切断第一路径。10.如申请专利范围第9项之切换调整器,进一步包含:一二极体,耦合于一第二供应节点及第一输出节点之间;及一电感器-电容器低通滤波器,耦合于第一输出节点及第一与第二供应节点之一者之间,以提供一完全无涟波电压在一第二输出节点。11.如申请专利范围第9项之切换调整器,进一步包含:一第三切换装置,用于选择提供一第三低阻抗路径于一第二供应节点及第一输出节点之间;及装置,用于驱动第三切换装置(1)切断第三路径在导通第一路径之前,及(2)导通第三路径在切断第一路径之后。12.如申请专利范围第10项之切换调整器,进一步包含:装置,用于控制驱动装置以调整在第二输出节点之电压,其强度上较小于第一供应节点之一电压。13.如申请专利范围第12项之切换调整器,其中控制器装置馈送驱动器装置一脉宽调变(PWM)信号以调整在第二输出节点之电压。14.如申请专利范围第13项之切换调整器,其中驱动装置(1)切断第三路径反应于PWM信号系确认,及(2)导通第三路径反应于PWM信号系不确认。15.一种方法,包含:(a)确认一第一脉波信号到一第一电晶体之一控制电极耦合于一第一供应节点及一第一输出节点之间;及然后(b)确认一第二脉波信号到一第二电晶体之一控制电极,其系以并联方式耦合于第一电晶体,第一电晶体系小于第二电晶体;及然后(c)不确认第二脉波信号;及然后(d)不确认第一脉波信号;及然后(e)重复(a)-(d)以调整在一电感器一电容器低通滤波器之一输出节点之一电压,其系耦合于一第一输出节点。16.如申请专利范围第15项之方法,进一步包含:不确认一第三脉波信号到一第三电晶体之一控制电极耦合于一第二供应节点及第一输出节点之间,在确认一第一脉波信号前;及确认第三脉波信号在不确认第一脉波信号之后。17.如申请专利范围第15项之方法,其中第二脉波信号系确认反应于感测第一输出节点之一电压已经到达一等级接近第一供应节点之一电压。18.一种活动模组,包含:一印刷电路板,具有一板对板连接器;一处理器组合,包含一处理器磁蕊及装设于板;一电桥晶片组,藉由一系统滙流排耦合于处理器组合及通过复数滙流排耦合于板到板连接器;及一电压调整器,具有一第一供应节点耦合以接收一输入未调整dc电压来自在板到板连接器中之一终端及一输出以提供一输入调整dc处理器磁蕊电压,该调整器具有一第一电晶体耦合于第一供应节点及一第一输出节点之间,一第二电晶体以并联方式耦合于第一电晶体,第一电晶体系小于第二电晶体,及一驱动器级耦合于第一及第二电晶体,依序(1)导通第一电晶体,(2)导通第二电晶体,(3)切断第二电晶体,及(4)切断第一电晶体。19.如申请专利范围第18项之活动模组,进一步包含一温度回授感测器装设于该板,以提供活动模组之数位温度感测及系通信耦合于板到板连接器。20.如申请专利范围第18项之活动模组,进一步包含一旁波带滙流排,以提供定址及指挥在处理器组合及板到板连接器之间之通信。21.如申请专利范围第18项之活动模组,其中电压调整器另外包含一二极体耦合于一第二供应节点及第一输出节点之间,及一低通滤波器在第一输出节点及第一及第二供应节点之一者之间,以提供一完全无涟波电压在调整器之输出。图式简单说明:图1揭示本发明之一降压调整器之电路图。图2揭示本发明之另一实施例之降压调整器之电路图。图3说明在图2降压调整器中之一组例示之信号之计时图。图4揭示以一磁蕊处理器模组为主之降压调整器之方块图。
地址 美国