| 主权项 |
1.一种电压控制振荡器,其特征是具备:将一端连接于第1电源,在闸极电极施加供以控制振荡频率的电压之第1MOS电晶体;及连接于上述第1MOS电晶体的另一端与第2电源间之振荡器;及并列连接于该振荡器之第1电容元件;及控制与上述第1MOS电晶体不同的上述振荡器的振荡频率之附加控制机构。2.如申请专利范围第1项之电压控制振荡器,其中上述附加控制机构是根据1位元的数位信号来控制上述振荡器的振荡频率。3.如申请专利范围第1项之电压控制振荡器,其中上述附加控制机构是由串列连接于上述振荡器中的1个信号节点与上述第2电源之间的第2电容元件及第2MOS电晶体所构成。4.如申请专利范围第1项之电压控制振荡器,其中上述振荡器是至少具备3个串列连接于P通道型的MOS电晶体及N通道型的MOS电晶体,并依次连接反相器的输出与输入,且除了第1号以外,将任一奇数号之反相器的输出连接于上述第1号之反相器的输入。5.如申请专利范围第1项之电压控制振荡器,其中上述振荡器是至少具备3个串列连接于P通道型的MOS电晶体及N通道型的MOS电晶体,并依次连接反相器的输出与输入,且将最后之反相器的输出连接于最初之反相器的输入。6.一种PLL电路,是具有追随周期性的基准信号的相位,且产生具有预定整数倍的频率的输出信号,其特征是具有:供以产生上述输出信号之电压控制振荡器;及对上述电压控制振荡器的输出进行分频之除频器;及产生供以对上述基准信号的相位区别上述除频器的输出的相位的前进或延迟的相位检测信号之相位比较器;及针对上述基准信号的频率来判别上述除频器之输出信号的频率差异,而使发出频率差判别输出之频率比较器;及产生电压会按照上述相位比较器及上述频率比较器的输出而变化的类比信号之控制电路;又,上述电压控制振荡器具有:一端连接于第1电源,且于闸极电极中连接有上述类比控制信号之MOS电晶体;及连接于上述MOS电晶体与第2电源间之振荡器;及与该振荡器并列连接之电容元件。7.如申请专利范围第6项之PLL电路,其中上述控制电路会在每个对应于上述基准信号之一周期的周期中,进行对应于上述相位比较器及上述频率比较器的输出之上述类比控制电压的电压控制,且对应于上述频率比较器在一次检测出频率的差异时之一周期内之上述类比控制信号的电压变化会比上述相位比较器的比较结果之一周期内的类比信号的电压变化来得大。8.如申请专利范围第6项之PLL电路,其中上述控制电路会在每个对应于上述基准信号之一周期的周期中,进行对应于上述相位比较器及上述频率比较器的输出之上述类比控制电压的电压控制动作,且上述频率比较器在执行对应于检测出频率的差异时之电压变化的周期及接着的预定数量周期中,具有禁止根据上述相位比较器的比较结果而产生电压变化之电路机构。9.一种PLL电路,是具有追随周期性的基准信号的相位,且产生具有预定整数倍的频率的输出信号,其特征是具有:供以产生上述输出信号之电压控制振荡器;及对上述电压控制振荡器的输出进行分频之除频器;及产生供以对上述基准信号的相位区别上述除频器的输出的相位的前进或延迟的相位检测信号之相位比较器;及针对上述基准信号的频率来判别上述除频器之输出信号的频率差异,而使发出频率差判别输出之频率比较器;及至少产生对应于上述频率比较器的输出的类比控制信号之控制电路;又,上述电压控制振荡器具有:一端连接于第1电源,且于闸极电极中连接有上述类比控制信号之MOS电晶体;及连接于上述MOS电晶体与第2电源间之振荡器;及与该振荡器并列连接之电容元件;及根据上述相位器所输出的相位检测信号来控制振荡频率之附加控制机构。10.一种半导体积体电路,其特征是具有:电压控制振荡器;及将上述电压控制振荡器的输出分配于各部电路之时脉分配电路;及对上述时脉分配电路所分配的一个时脉进行分频之除频器;及产生供以对上述基准信号的相位区别上述除频器的输出的相位的前进或延迟的相位检测信号之相位比较器;及针对上述基准信号的频率来判别上述除频器之输出信号的频率差异,而使发出频率差判别输出之频率比较器;及产生电压会按照上述相位比较器及上述频率比较器的输出而变化的类比信号之控制电路;又,上述电压控制振荡器具有:一端连接于第1电源,且于闸极电极中连接有上述类比控制信号之MOS电晶体;及连接于上述MOS电晶体与第2电源间之振荡器;及与该振荡器并列连接之电容元件。图式简单说明:第1图是表示本发明之电压控制振荡器的实施例之一电路图。第2图是表示习知之电压控制振荡器之一电路图。第3图是表示习知之电压控制振荡器之另一电路图。第4图是表示第1图的实施例中的电平位移电路之一电路图。第5图是表示可使用于第1图的实施例的电平位移电路的变形例之一电路图。第6图是表示木发明之电压控制振荡器的其他实施例之一电路图。第7图是表示本发明之电压控制振荡器的其他实施例之一电路图。第8图是表示本发明之PLL电路的实施例之一电路图。第9图是表示第8图的实施例中的数位控制电路的电路图。第10图是表示第8图的实施例中的供给泵的电路图。第11图是表示可使用于第8图的实施例的供给泵的变形例之一电路图。第12图是表示第8图的实施例中的相位比较器的电路图。第13图是表示第8图的实施例中的频率比较器的电路图。第14图是表示本发明之半导体积体电路装置的实施例之一配置图。 |
