| 主权项 |
1.一种聚合物柱格栅阵列,其具有 -藉由射出成形或热压印所制造、而由电性绝缘聚 合物所构成的基板(S), -在基板(S)的反面(U)上以平面的方式配置,并且在 射出成形或热压印中一起形成之聚合物突起(PS), -在聚合物突起(PS)上形成的外部端子(AA), -在基板(S)之反面上所形成之导轨(conductive track)( LZU),其本身介于外部端子(AA)与通往基板(S)表面之 金属化通过接触孔之间延伸,其特征为, -此通过接触孔藉由在基板(S)之射出成形或热压印 中一起形成之凹口(V1;V2;V3),与藉由在此等凹口(V1;V 2;V3)的底部(B1;B2;B3)中所设置的通孔(DL1;DL2;DL3)所形 成。2.如申请专利范围第1项之聚合物柱格栅阵列, 其中此等凹口(V1;V2;V3)形成漏斗形。3.如申请专利 范围第1或2项之聚合物柱格栅阵列,其中凹口(V1)是 设置于基板(S)的表面(O)中。4.如申请专利范围第1 或2项之聚合物柱格栅阵列,其中凹口(V2)是设置于 基板(S)的反面(U)中。5.如申请专利范围第1或2项之 聚合物柱格栅阵列,其中在凹口(V3)的底部(B3)中至 少设置两个通孔(DL3)。6.如申请专利范围第1或2项 之聚合物柱格栅阵列,其中凹口(V1)的深度(t)至少 是基板(S)厚度(s)之50%。7.如申请专利范围第3项之 聚合物柱格栅阵列,其中凹口(V1)的深度(t)至少是 基板(S)厚度(s)之50%。8.如申请专利范围第4项之聚 合物柱格栅阵列,其中凹口(V1)的深度(t)至少是基 板(S)厚度(s)之50%。9.如申请专利范围第1或2项之聚 合物柱格栅阵列,其中凹口(V1)的深度(t)是基板(S) 厚度(s)之大约70%至80%。10.如申请专利范围第3项之 聚合物柱格栅阵列,其中凹口(V1)的深度(t)是基板(S )厚度(s)之大约70%至80%。11.如申请专利范围第4项 之聚合物柱格栅阵列,其中凹口(V1)的深度(t)是基 板(S)厚度(s)之大约70%至80%。12.一种制造用于聚合 物柱格栅阵列之基板(S)之方法,其特征为具有以下 步骤: -将基板(S)射出成形或热压印,而具有在反面(U)上 整体形成的聚合物突起(PS),以及具有在此后通过 接触孔区域中之凹口(V1;V2;V3), -在凹口(V1;V2;V3)的底部(B1;B2;B3)中设置通孔(DL1;DL2; DL3)。13.如申请专利范围第12项之方法,其中此等凹 口(V1;V2;V3)形成漏斗形。14.如申请专利范围第12或 13项之方法,其中凹口(V1)设置于基板(S)的表面(O)中 。15.如申请专利范围第12或13项之方法,其中凹口(V 2)是设置于基板(S)的反面(U)中。16.如申请专利范 围第12或13项之方法,其中在凹口(V3)的底部(B3)中至 少设置两个通孔(DL3)。17.如申请专利范围第12或13 项之方法,其中凹口(V1)具有所设置的深度(t),其至 少为基板(S)厚度(s)之50%。18.如申请专利范围第12 或13项之方法,其中凹口(V1)具有所设置的深度(t), 其大约是基板(S)厚度(s)的70%至80%。19.如申请专利 范围第12项之方法,其中此等通孔(DL1;DL2;DL3)被钻成 孔。20.如申请专利范围第12项之方法,其中此等通 孔(DL1;DL2;DL3)藉由雷射钻孔而设置。图式简单说明 : 第1图 显示经由基板之截面,其用于在射出成形过 程后之聚合物柱格栅阵列。 第2图 显示根据第1图之个别部份II。 第3图 显示在设置通孔之后相对应于第2图之截面 。 第4图 显示根据第3图在金属化之设置与结构化之 后的截面。 第5图 显示根据第4图在将通孔密封后之截面。 第6图 显示经由基板之第二实施形式之截面,此基 板是用于射出成形过程后之聚合物柱格栅阵列。 第7图 显示相对应于第6图之在设置通孔之后的截 面。 第8图 显示经由基板之第三实施形式之截面,此基 板是用于每个凹口有四个通孔之聚合物柱格栅阵 列。 第9图 显示此在第8图中所说明之基板之凹口与通 孔之俯视图。 第10图 显示此在第3图中所说明之基板之通孔之几 何形状。 |
