Means to implement Complementary Metal Oxide Semiconductor Domino Logic reducing propagation delay time

摘要

본 발명은 신호전파속도를 개선한 CMOS 도미노 논리 구현수단에 관한 것으로서, NMOS 소자로 구현된 NMOS 함수블럭으로 구성되는 다중출력 도미노 논리블럭, 및 PMOS 소자로 구현된 PMOS 함수블럭으로 구성되는 다중출력 도미노 논리블럭의 쌍으로 이루어지되, 출력단의 인버터와 후단 블럭의 프리차지(precharge)용 PMOS 소자를 제거한 형태로 구성된다. 이러한 구성으로 인하여 다중출력 도미노 논리를 이용하는 칩의 면적이 감소함과 동시에 신호의 전파속도가 보다 빨라지는 효과가 있다.