发明名称 利用低K双介电质的双重金属镶嵌方法
摘要 一种供制造具有双介电质结构之积体电路用之方法,其系利用双重金属镶嵌制程以制造金属互连层。该双介电质结构由知介电材料所制的第一绝缘层与一具有低介电常数(低k介电材料)之第二介电材料所制的第二绝缘层所组成。在第一介电材料使用所在的积体电路区域内,知介电材料的优越机械性质将维持积体电路的可靠性及机械性质。在第二介电材料使用所在的积体电路区域内,低介电常数将改良积体电路的速度,并减小积体电路中导体间的电耦合。该双介电质结构之制造系与双重金属镶嵌敷金属制程整合。
申请公布号 TW501233 申请公布日期 2002.09.01
申请号 TW090115158 申请日期 2001.06.21
申请人 北美亿恒科技公司 发明人 麦可 史泰特;伊尔德 卡塔利格鲁;安迪 考利
分类号 H01L21/768 主分类号 H01L21/768
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种利用双重金属镶嵌制程而在半导体主体顶表面上面形成一互连级以制造积体电路之方法,其中有一绝缘体在该金属导体互连级底下而侧向延伸于该导体以外,系一具第一介电常数之第一介电材料所制;还有一绝缘体位于金属导体侧面,系一具第二介电常数(异于第一介电常数)之第二介电材料所制,该方法包含步骤:在一半导体主体(其上欲形成一互连级)上面,沉积一第一介电材料所制之第一绝缘层,进而在第一绝缘层上形成一第二介电材料所制之第二绝缘层;在第二介电材料所制之第二绝缘层上沉积一第一罩幕材料所制之第一罩幕层,以及一第二罩幕材料所制之第二罩幕层,其中第一及第二罩幕材料系经选取而彼此有蚀刻特性上之互选性,以致至少有一种蚀刻第一罩幕材料之蚀刻剂不会蚀刻第二罩幕材料,且至少有一种蚀刻第二罩幕材料之蚀刻剂不会蚀刻第一罩幕材料:在第二罩幕层中界定并蚀刻一终将界定金属导体位置及特征之开口,以一不会蚀刻该第一罩幕材料之蚀刻剂蚀刻该第二罩幕材料;在第一罩幕层中界定并蚀刻一终将界定一通孔开口(至底下的金属导体或电路元件)位置及尺寸之开口,以一不会蚀刻该第二罩幕材料之蚀刻剂蚀刻该第一罩幕材料;用第一及第二罩幕层做为蚀刻罩幕,继续做穿过第二绝缘层之通孔的蚀刻制程,以一不会蚀刻第一罩幕材料之蚀刻剂蚀刻该第二介电材料,并在第一绝缘层顶表面停止蚀刻;用第二绝缘层做为罩幕,蚀刻而穿过第一绝缘层以延伸该开口,止于半导体主体表面,而同时蚀刻了第一罩幕层的曝露部份;用第一及第二罩幕层做为蚀刻罩幕,蚀刻而穿过第二绝缘层,至第一绝缘层表面,而同时蚀刻了半导体主体表面上任何保护的罩盖层之任何曝露部份,并曝露在通孔开口底部之金属导体或电路元件的顶表面;在半导体主体上沉积一金属导体层,以致接触任何底下的金属导体或电路元件之顶表面,以填充先前开出的通孔开口且填充第二绝缘层中先前界定的开口,并过填该在第二罩幕级顶表面之级上方的开口;以及平坦化半导体主体顶表面,以移除第一罩幕层预表面上方之所有金属导体材料,并移除第二罩幕层。2.如申请专利范围第1项之方法,其中该第一介电材料与第二绝缘层之对应特性相比,有相当之高硬度、高弹性模数、高热传导性及低热膨胀系数。3.如申请专利范围第1项之方法,其中该第二介电材料有较该第一介电材料为低之介电常数。4.如申请专利范围第1项之方法,其中该第一介电材料为二氧化矽。5.如申请专利范围第1项之方法,其中该第二介电材料系从已知为有机介电质或聚合物之材料种类所选取。6.如申请专利范围第1项之方法,其中该第二介电材料系从下列诸物所组成之材料种类选取其一:低k化学气相沉积氧化矽,与矽、碳、氟与氢之混合群组。7.如申请专利范围第1项之方法,其中该第一罩幕材料为氮化矽。8.如申请专利范围第1项之方法,其中该第二罩幕材料为金属。9.如申请专利范围第1项之方法,其中该第二罩幕材料为钨。10.如申请专利范围第1项之方法,其中该第一绝缘层之蚀刻与第一罩幕层曝露部份之蚀刻系分开但接续操作。11.如申请专利范围第1项之方法,其中该第二绝缘层之蚀刻与半导体主体表面上任何保护的罩盖层曝露部份之蚀刻系分开但接续操作。图式简单说明:图1示出用本发明方法所制造之一积体电路结构的截面视图;以及图2-图7示出整个制造过程中各时刻之积体电路结构,该等图式毋须成比例。
地址 美国
您可能感兴趣的专利