积体电路晶片与基板的线路接合结构

摘要

本发明为一种积体电路晶片与基板的线路接合结构，由于使用非导电性接着剂(non-conductive adhesive)接合时，非导电性接着剂与其接合之积体电路晶片与基板之间具有热膨胀系数(coefficients of thermal expansion, CTE)差异，在温度变化时会产生热应力，本发明在积体电路晶片和基板之接合面涂布上线路模型，其线路模型之热膨胀系数介于非导电性接着剂以及积体电路晶片和基板之间，提供接合区域热膨胀系数的缓冲以减少因热膨胀系数差异而造成的热应力冲击；并且增加非导电性接着剂与基板的黏着面积以提升其黏着力，藉以通过严格的可靠度测试。

主权项

1.一种积体电路晶片与基板的线路接合结构,包含有:一基板,在其顶端表面形成复数个接合垫以作为该基板的导电线路,并于该基板顶端表面形成一特定比例的线路模型作为热膨胀系数的缓冲区;一积体电路晶片,在其一活化之表面形成复数个凸块,该复数个凸块连接该基板顶端表面之该复数个接合垫以形成电流导通;及一非导电性接着剂,系涂布于该基板顶端表面且覆盖住该线路模型,并以面对面的方式接合该基板与该积体电路晶片形成一接合结构。2.如申请专利范围第1项所述之积体电路晶片与基板的线路接合结构,其中该积体电路晶片系为一液晶显示器驱动晶片。3.如申请专利范围第1项所述之积体电路晶片与基板的线路接合结构,其中该基板可由高分子材料、陶瓷材料、金属材料和玻璃材料四者择一制成。4.如申请专利范围第1项所述之积体电路晶片与基板的线路接合结构,其中该线路模型的材料之热膨胀系数系介于该积体电路晶片与该基板和该非导电性接着剂之间。5.如申请专利范围第1项所述之积体电路晶片与基板的线路接合结构,其中该线路模型材料系为铜。6.如申请专利范围第1项所述之积体电路晶片与基板的线路接合结构,其中该非导电性接着剂系为一热固性之高分子基接着剂。7.如申请专利范围第1项所述之积体电路晶片与基板的线路接合结构,其中该线路模型之布线百分比占该积体电路晶片和该基板之接合区域的1%到100%面积百分率。8.如申请专利范围第1项所述之积体电路晶片与基板的线路接合结构,其中该线路模型之布线百分比占该积体电路晶片和该基板之接合区域的较佳値系为30%到70%面积百分率。9.一种积体电路晶片与基板的线路接合结构,包含有:一基板,在其顶端表面形成复数个接合垫,以作为该基板的导电线路;一积体电路晶片,在其一活化之表面形成复数个凸块,该复数个凸块连接该基板顶端表面之该复数个接合垫以形成电流导通,并于积体电路晶片表面形成一特定比例的线路模型作为热膨胀系数的缓冲区;及一非导电性接着剂,系涂布于该基板顶端表面并以面对面的方式接合该基板与该积体电路晶片以形成一接合结构。10.如申请专利范围第9项所述之积体电路晶片与基板的线路接合结构,其中该积体电路晶片系为一液晶显示器驱动晶片。11.如申请专利范围第9项所述之积体电路晶片与基板的线路接合结构,其中该基板可由高分子材料、陶瓷材料、金属材料和玻璃材料四者择一制成。12.如申请专利范围第9项所述之积体电路晶片与基板的线路接合结构,其中该线路模型之材料其热膨胀系数需介于该非导电性接着剂以及该非导电性接合剂所接合之积体电路晶片与基板之间。13.如申请专利范围第9项所述之积体电路晶片与基板的线路接合结构,其中该线路模型材料系为铜。14.如申请专利范围第9项所述之积体电路晶片与基板的线路接合结构,其中该非导电性接着剂系为一热固性之高分子基接着剂。15.如申请专利范围第9项所述之积体电路晶片与基板的线路接合结构,其中该线路模型之布线百分比占积体电路晶片和基板之接合区域的1%到100%面积百分率。16.如申请专利范围第9项所述之积体电路晶片与基板的线路接合结构,其中该线路模型之布线百分比占该积体电路晶片和该基板之接合区域的较佳値系为30%到70%面积百分率。17.一种积体电路晶片与基板的线路接合结构,包含有:一基板,在其顶端表面形成复数个接合垫,用以作为该基板的导电线路,并于基板表面形成一特定比例的第一线路模型作为热膨胀系数的缓冲区;一积体电路晶片,在其一活化之表面形成复数个凸块,该复数个凸块连接该基板顶端表面之该复数个接合垫以形成电流导通,并于该晶片表面形成一特定比例的第二线路模型作为热膨胀系数的缓冲区;及一非导电性接着剂,系涂布于该基板顶端表面并以面对面的方式接合该基板与该积体电路晶片形成一接合结构。18.如申请专利范围第17项所述之积体电路晶片与基板的线路接合结构,其中该积体电路晶片系为一液晶显示器驱动晶片。19.如申请专利范围第17项所述之积体电路晶片与基板的线路接合结构,其中该基板可由高分子材料、陶瓷材料、金属材料和玻璃材料四者择一制成。20.如申请专利范围第17项所述之积体电路晶片与基板的线路接合结构,其中该线路模型之材料的热膨胀系数系介于该非导电性接着剂以及该非导电性接合剂所接合之该积体电路晶片与该基板之间。21.如申请专利范围第17项所述之积体电路晶片与基板的线路接合结构,其中该第一线路模型与该第二线路模型材料系为铜。22.如申请专利范围第17项所述之积体电路晶片与基板的线路接合结构,其中该非导电性接着剂系为一热固性之高分子基接着剂。23.如申请专利范围第17项所述之积体电路晶片与基板的线路接合结构,该第一线路模型与该第二线路模型不互相接触。24.如申请专利范围第17项所述之积体电路晶片与基板的线路接合结构,其中该第一线路模型与该第二线路模型之布线百分比各占该积体电路晶片和该基板之接合区域的1%到100%面积百分率。25.如申请专利范围第17项所述之积体电路片与基板的线路接合结构,其中该第一线路模型与该第二线路模型之布线百分比各占该积体电路晶片和该基板之接合区域的较佳値系为30%到70%面积百分率。图式简单说明:第1图,为利用焊球和填充层产生覆晶接合结构之示意图;第2A图,为使用非导电性接着剂以接合积体电路晶片与基板之接合结构之示意图;第2B图,为使用非导电性接着剂以接合积体电路晶片与基板之接合结构,受温度变化所产生的影响之示意图;第3图,为积体电路晶片与基板接合结构经-55℃到-125℃循环温度之热压力测试的失效样品之扫描式电子显微镜影像示意图;第4A图,其为非导电性接着剂之积体电路晶片与基板接合结构剖面示意图;第4B图,为本发明积体电路晶片与基板的线路接合结构之第一实施例的剖面示意图;第4C图,为本发明积体电路晶片与基板的线路接合结构之第二实施例的剖面示意图;第4D图,为本发明积体电路晶片与基板的线路接合结构之第三实施例的剖面示意图;第5A图,圆形串接之线路模型示意图;第5B图,横条状区域之线路模型示意图;及第5C图,直条状区域之线路模型示意图。