| 主权项 |
1.一种用以推断一半导体积体电路中之故障部位的故障分析方法,其特征在于包含以下步骤:将电源电压施加至该半导体积体电路之步骤;将一具有复数个测试图样的测试图样序列送给该半导体积体电路之步骤;对应于该等测试图样序列储存一些分析部位的步骤,且该等分析部位系指该半导体积体电路中所含一些会对应于该被供给之测试图样的变化而使电位产生变化之部位;测量该半导体积体电路中因应该测试图样之变化而发生之暂态电源电流,并判断该暂态电源电流是否异常之步骤;以及,根据该等暂态电源电流有异常之测试图样序列,以及该等对应于该等测试图样序列而被储存之分析部位,来推断该等分析部位中之故障部位的步骤。2.如申请专利范围第1项所述之故障分析方法,其特征在于:该用以判断暂态电源电流是否异常之步骤在该暂态电源电流之脉冲幅度超过一特定値时,判断该等暂态电源电流异常。3.如申请专利范围第1项所述之故障分析方法,其特征在于:该判断暂态电源电流是否异常之步骤在该暂态电源电流之特定时间内的瞬间値超过一特定値时,判断该等暂态电源电流异常。4.如申请专利范围第1项所述之故障分析方法,其特征在于:该判断暂态电源电流是否异常之步骤在该暂态电源电流之时间积分値超过一特定値时,判断该等暂态电源电流异常。5.如申请专利范围第2,3或4项所述之故障分析方法,还包含一以模拟方式算出该特定値的步骤。6.如申请专利范围第1项所述之故障分析方法,其特征在于:该推断故障部位之步骤在该等复数个测试图样序列中有二个以上之测试图样序列有暂态电源电流异常时,将该等对应于所有显示异常之测试图样序列而储存之分析部位,推断为该故障部位。7.如申请专利范围第1项所述之故障分析方法,其特征在于:该推断故障部位之步骤包含两步骤:在该等复数个测试图样序列中有二个以上之测试图样序列有暂态电源电流异常时,从对应于该等二个以上测试图样序列中之特定测试图样序列的前述分析部位中,删除掉没有对应于该等二个以上测试图样序列中之其它测试图样序列的分析部位;以及将该等对应于该特定测试图样序列之分析部位中,所剩下的该分析部位,推断为故障部位。8.如申请专利范围第7项所述之故障分析方法,其特征在于:该用以删除该等分析部位之步骤还包含有一步骤将该等被供给半导体积体电路之复数个测试图样序列中,最初有显示暂态电源电流异常之测试图样序列,设定为该等特定测试图样序列。9.如申请专利范围第1项所述之故障分析方法,其特征在于:该推断该等故障部位之步骤具有以下两步骤:从对应于显示该暂态电源电流异常之测试图样序列的分析部位中,除掉一些对应于显示该暂态电源电流没有异常之测试图样序列的分析部位;以及将该等对应于显示暂态电源电流有异常之测试图样序列的该等分析部位中所剩下之该等分析部位,推断为该故障部位。10.如申请专利范围第1项所述之故障分析方法,其特征在于:该用以储存该等分析部位之步骤系将该半导体积体电路中所含之一些会因应该被提供之测试图样之变化而改变其输出的逻辑元件,设定为该等分析部位,并对应于该等测试图样序列而储存之。11.如申请专利范围第1项所述之故障分析方法,其特征在于:该用以储存该等分析部位之步骤系将该半导体积体电路中所含之一些会因应于该等被供给之测试图样之变化而改变其电位的信号线,对应于该等测试图样序列而储存之。12.如申请专利范围第1项所述之故障分析方法,其特征在于:该用以储存该等分析部位之步骤系将该半导体积体电路中所含之一些会因应所供给之该等测试图样之变化而改变其电位之信号线,以及一些连接至该等信号线且包含有一会因应该等测试图样之变化而改变其输出之逻辑元件的信号传输通路,对应于该等测试图样序列而储存之。13.一种用以推断一半导体积体电路中之故障部位的故障分析装置,包含:一将电源电压施加至该半导体积体电路之装置;一将一具有复数个测试图样的测试图样序列送给该半导体积体电路之装置;一对应于该等测试图样序列储存一些分析部位的装置,且该等分析部位系指该半导体积体电路中所含一些会对应于所供给之该等测试图样的变化而使电位产生变化之部位;一暂态电源电流试验器,测量该半导体积体电路中因应该等测试图样之变化而发生之暂态电源电流,并判断该暂态电源电流是否异常;以及,一故障部位推断器,根据该等显示暂态电源电流有异常之测试图样序列,以及该等对应于该等测试图样序列而被储存之该等分析部位,来推断该等分析部位中之故障部位。14.如申请专利范围第13项所述之故障分析装置,其特征在于:该暂态电源电流试验器在该暂态电源电流之脉冲幅度超过一特定値时,判断该等暂态电源电流异常。15.如申请专利范围第13项所述之故障分析装置,其特征在于:该暂态电源电流试验器在该暂态电源电流之特定时间内的瞬间値超过一特定値时,判断该等暂态电源电流异常。16.如申请专利范围第13项所述之故障分析装置,其特征在于:该暂态电源电流试验器在该暂态电源电流之时间积分値超过一特定値时,判断该等暂态电源电流异常。17.如申请专利范围第14,15或16项所述之故障分析装置,还包含一以模拟方式算出该特定値的装置。18.如申请专利范围第13项所述之故障分析装置,其特征在于:该故障部位推断器在该等复数个测试图样序列中有二个以上之测试图样序列有暂态电源电流异常时,将该等对应于所有显示异常之测试图样序列而储存之分析部位,推断为该故障部位。19.如申请专利范围第13项所述之故障分析装置,其特征在于:该故障部位推断器包含:一用以在该等复数个测试图样序列中有二个以上之测试图样序列有暂态电源电流异常时,从对应于该等二个以上测试图样序列中之特定测试图样序列的前述分析部位中,删除掉没有对应于该等二个以上测试图样序列中之其它测试图样序列的分析部位之装置;以及一用以将该等对应于该特定测试图样序列之分析部位中,所剩下的该分析部位,推断为故障部位之装置。20.如申请专利范围第19项所述之故障分析装置,其特征在于:该用以删除该等分析部位之装置还包含有一用以将该等被供给该半导体积体电路之复数个测试图样序列中,最初有显示暂态电源电流异常之测试图样序列,设定为该等特定测试图样序列之装置。21.如申请专利范围第13项所述之故障分析装置,其特征在于:该故障部位推断器包含:一用以从对应于显示该暂态电源电流异常之测试图样序列的分析部位中,扣掉一些对应于显示该暂态电源电流没有异常之测试图样序列的分析部位的装置;以及一用以将该等对应于显示暂态电源电流有异常之测试图样序列的该等分析部位中所剩下之该等分析部位,推断为该故障部位之装置。22.如申请专利范围第13项所述之故障分析装置,其特征在于:该用以储存该等分析部位之装置将该半导体积体电路中所含之一些会因应该被提供之测试图样之变化而改变其输出的逻辑元件,设定为该等分析部位,并对应于该等测试图样序列而储存之。23.如申请专利范围第13项所述之故障分析装置,其特征在于:该用以储存该等分析部位之装置将该半导体积体电路中所含之一些会因应于该等被供给之测试图样之变化而改变其电位的信号线,对应于该等测试图样序列而储存之。24.如申请专利范围第13项所述之故障分析装置,其特征在于:该用以储存该等分析部位之装置将该半导体积体电路中所含之一些会因应所供给之该等测试图样之变化而改变其电位之信号线,以及一些连接至该等信号线且包含有一会因应该等测试图样之变化而改变其输出之逻辑元件的信号传输通路,对应于该等测试图样序列而储存之。25.一种用以推断半导体积体电路中之故障部位的故障分析装置,包含:一将电源电压施加至该半导体积体电路之装置;一将一具有复数个测试图样的测试图样序列送给该半导体积体电路之装置;一对应于该等测试图样序列储存一些分析部位的装置,且该等分析部位系指该半导体积体电路中所含一些会对应于所供给之该等测试图样的变化而使电位产生变化之部位;一用以测量该半导体积体电路中因应该等测试图样之变化而发生之暂态电源电流的装置;一用以在该暂态电源电流之脉冲幅度超过一特定値时,判断该等暂态电源电流异常之装置;以及,一用以根据该等显示暂态电源电流有异常之测试图样序列,以及该等对应于该等测试图样序列而被储存之该等分析部位,来推断该等分析部位中之故障部位的装置。26.一种用以推断半导体积体电路中之故障部位的故障分析装置,包含:一将电源电压施加至该半导体积体电路之装置;一将一具有复数个测试图样的测试图样序列送给该半导体积体电路之装置;一对应于该等测试图样序列储存一些分析部位的装置,且该等分析部位系指该半导体积体电路中所含一些会对应于所供给之该等测试图样的变化而使电位产生变化之部位;一用以测量该半导体积体电路中因应该等测试图样之变化而发生之暂态电源电流的装置;一用以在该暂态电源电流之某一特定时间内的瞬间値超过一特定値时,判断该等暂态电源电流异常之装置;以及,一用以根据该等显示暂态电源电流有异常之测试图样序列,以及该等对应于该等测试图样序列而被储存之该等分析部位,来推断该等分析部位中之故障部位的装置。27.一种用以推断半导体积体电路中之故障部位的故障分析装置,包含:一将电源电压施加至该半导体积体电路之装置;一将一具有复数个测试图样的测试图样序列送给该半导体积体电路之装置;一对应于该等测试图样序列储存一些分析部位的装置,且该等分析部位系指该半导体积体电路中所含一些会对应于所供给之该等测试图样的变化而使电位产生变化之部位;一用以测量该半导体积体电路中因应该等测试图样之变化而发生之暂态电源电流的装置;一用以在该暂态电源电流之时间积分値超过一特定値时,判断该等暂态电源电流异常之装置;以及,一用以根据该等显示暂态电源电流有异常之测试图样序列,以及该等对应于该等测试图样序列而被储存之该等分析部位,来推断该等分析部位中之故障部位的装置。图式简单说明:第1a图显示CMOS反相器之输入电压VIN之依时变化以及其输出电压VOUT响应例。第1b图显示第1a图所示输入电压VIN之依时变化所对应之电源电流IDD之暂态响应例。第1c图显示该CMOS反相器电路以及在输出之上升缘转变时所流之电源电流。第1d图显示该CMOS反相器电路以及在输出之下降缘转变时所流之电源电流。第2a图显示出在一CMOS逻辑闸之暂态响应之典型例中之输入电压VIN、输出电压VOUT、电源电流IS等的转移特性。第2b图显示第2a图所示暂态电流之近似波形。第3a图为一CMOS积体电路代表例之电路图。第3b图显示一相对于第3a图所示积体电路之输入电压、输出电压的变化情形。第3c图显示一对应于第3b图所示变化之暂态电源电流IDDT之情形。第4a图图解地显示一对于备有输出闩锁器之半导体积体电路的延迟故障试验方法之基本原理。第4b图显示出第4a图所示电路之输入电压VIN所对应之输出电压VOUT之延迟与动作时脉CLK间之关系。第5a图显示一发生逻辑故障之信号线的断线状态。第5b图显示第5a图所示信号线所对应之输入电压与输出电压。第5c图显示一发生延迟故障之信号线的断线状态。第5d图显示第5c图所示信号线所对应之输入电压与输出电压。第6a图为CMOS逻辑电路中没有发生延迟故障时以及有发生故障时之输入电压与输出电压之时间经过图。第6b图为一用以显示暂态电源电流试验方法之原理图,且显示出一对应于第6a图之输出入电压变化的暂态电源电流。第7图为一用以显示另一暂态电源电流试验方法之原理图,其中a图为延迟故障没有以及有时之输入电压与输出电压之时间经过图;b图为与其相对应之暂态电源电流与测量时点图。第8图显示出暂态电源电流之积分値相对于CMOS反相器之输入转态(transition)时间的变化。第9a图显示一存在于CMOS反相器之输入信号线上之微小开路缺陷的模式。第9b图图解地显示出没有前述微小开路缺陷时之信号转变时间。第9c图图解地显示出有前述微小开路缺陷时该微小开路缺陷后的信号转变时间。第10图为CMOS积体电路之暂态电源电流的积分値QDDT相对于该存在于CMOS积体电路内之微小开路缺陷之电阻値Ropen的变化图。第11图为一统计矩形图(histogram),显示出CMOS积体电路之暂态电源电流的积分値相对于CMOS制程变动下之分布。第12图显示出被试验通路之通路延迟时间tpd,相对于一存在于CMOS积体电路之被试验通路上之微小开路缺陷之电阻Ropen下的变化。第13图显示出当假设在CMOS积体电路之被试验通路上有一微小开路缺陷存在时,CMOS积体电路之暂态电源电流之积分値QDDT,与被试验通路之通路延迟时间tpd间的直线性。第14图为一电路图,显示出被试验CMOS积体电路之一代表例。第15图为对第14图所示被试验CMOS积体电路作故障模拟之结果之一代表例。第16图为一电路图,显示出被试验CMOS积体电路之另一例子。第17图显示出对第16图所示被试验CMOS积体电路所作之另一故障模拟结果之一例子。第18图显示出相对于第14图所示电路之信号传送通路单位之故障列表例。第19图为相对于第16图所示电路之信号传送通路单位之故障列表例。第20图为一方块图,显示出本发明之故障分析装置之一功能性构成例。第21图为一方块图,显示出第20图中之暂态电源电流试验器102之功能性构成例。第22图为一方块图,显示出第21图中之暂态电源电流波形测量器202之一功能性构成例。第23图为一方块图,显示出第21图中之暂态电源电流波形测量器202之另一功能性构成例。第24图为一流程图,显示出在本发明之故障分析方法中所使用之暂态电源电流试验方法之处理顺序例。第25图为一方块图,显示出第20图中之暂态电源电流试验器102之另一功能性构成例。第26图为一方块图,显示出第25图中之暂态电源电流瞬间値测量器602之一功能性构成例。第27图为一方块图,显示出第25图中之暂态电源电流瞬间値测量器602之另一功能性构成例。第28图为一流程图,显示出本发明之故障分析方法中所使用之暂态电源电流试验方法之另一处理顺序例。第29图为一方块图,显示出第20图中之暂态电源电流试验器102之又另一功能性构成例。第30图为一方块图,显示出第29图中之暂态电源电流积分値测量器1002之一功能性构成例。第31图为一方块图,显示出第29图中之暂态电源电流积分値测量器1002之另一功能性构成例。第32图为一流程图,显示本发明之故障分析方法中所使用之暂态电源电流试验方法之又另一处理顺序例。第33图为一流程图,显示出本发明之故障分析方法之处理顺序。第34图为一流程图,显示出本发明之故障分析方法之另一处理顺序例。筝35图为一方块图,显示出第20图中之故障部位推断器106之一功能性构成例。第36图为一流程图,显示出本发明之故障分析方法中所使用之故障部位推断方法之处理顺序例。第37图为一方块图,显示出第20图中之故障部位推断器106之另一功能性构成例。第38图为一流程图,显示出本发明之故障分析方法中所使用之故障部位推断方法之另一处理顺序例。第39图为一方块图,显示出第20图中之故障部位推断器106之又另一功能性构成例。第40图为一流程图,显示出本发明之故障分析方法中所使用之故障部位推断方法之又另一处理顺序例。 |
