| 主权项 |
1.一种具有一个基板及至少一个上隔离层和下隔离层之组件,此二个隔离层相邻且其层厚度介于0.05m和50m之间,其特征为:其中一个隔离层之至少一个区域在随后之金属化,光敏过程,防水化及∕或其它之表面功能化中受到驱动(或活性化)。2.如申请专利范围第1项之组件,其中此种组件是电子组件或微电子组件。3.如申请专利范围第1或第2项之组件,其中此组件包含二个化学性不同之隔离层。4.如申请专利范围第1项之组件,其中该上隔离层被结构化及∕或作为该下层之活性化用之遮罩。5.如申请专利范围第1或4项之组件,其中已活性化区域作为胚芽区及∕或被金属化。6.一种组件之制造方法,在第一步骤中在基板上施加一种下隔离层,且须要时进行结构化,在第二步骤中该下隔离层之至少一个区域被驱动,在第三步骤中在已驱动之下隔离层上施加至少一种第二上隔离层且进行结构化。7.如申请专利范围第6项之方法,其中至少一个隔离层在其涂布之后被结构化。8.一种组件之制造方法,在第一步骤中在基板上施加一种隔离层且须要时进行结构化,在第二步骤中施加另一隔离层且进行结构化,在第三步骤中使上述二个隔离层被活性化。9.如申请专利范围第8项之方法,其中在第二步骤之后且在第三步骤之前使第二隔离层被结构化。10.如申请专利范围第8或第9项之方法,其中在第一步骤之后使该下隔离层被结构化。 |
