| 主权项 |
1.一种包括延迟锁住回路(DLL)而可在高频率以一老化模式操作之半导体记忆体装置,其包含:一环振荡器,其可响应一老化模式信号而操作;一DLL控制信号产生电路,用以响应该老化模式信号而激励DLL控制信号;及该DLL,其可响应该环振荡器及该等DLL控制信号而操作。2.如申请专利范围第1项之半导体记忆体装置,其进一步包含在该环振荡器与该DLL之间的一保险丝单元,其中该保险丝单元可在老化模式之后切断,以阻断在该环振荡器与DLL之间的传导路径。3.如申请专利范围第1项之半导体记忆体装置,其进一步包含在该环振荡器与该DLL之间的一开关单元,用以在该环振荡器与DLL之间提供一传导路径,并且阻断该传导路径。4.如申请专利范围第1项之半导体记忆体装置,其中该DLL控制信号产生电路包括保险丝,以便根据该保险丝是否切断面激励该等控制信号。5.一种包括一延迟锁住回路(DLL)之半导体记忆体装置,其可使一外部时脉信号的相位与一内部时脉信号的相位同步,该半导体记忆体装置包含:一时脉产生单元,用以透过一环振荡器而产生一高频率参考时脉信号及一回授时脉信号,该环振荡器可响应一系统时脉信号及一老化模式信号而操作;及该DLL,用以响应该老化模式信号而在该外部时脉信号与该参考时脉信号之中选取该参考时脉信号、响应该老化模式信号而在该回授时脉信号与该内部时脉信号之中选取该回授时脉信号、将该参考时脉信号与该回授时脉信号做相位比较、及产生该内部时脉信号,俾使该参考时脉信号的相位可根据该相位比较的结果而与该回授时脉信号的相位同步。6.如申请专利范围第5项之半导体记忆体装置,其中该时脉产生单元包含:一第一时脉信号产生器,用以响应一提振荡器致能信号而产生具有一预定周期的第一时脉信号,该环振荡器致能信号可透过该外部时脉信号与该老化模式信号激励;一第二时脉信号产生器,用以响应该环振荡器致能信号与该第一时脉信号而产生一第二时脉信号、一落后信号、及一前导信号;及一相位控制器,用以响应该第一时脉信号、该信号落后、与该前导信号而产生该参考时脉信号及该回授时脉的信号。7.如申请专利范围第6项之半导体记忆体装置,其中该等一时脉信号的半周期是对应计数器整体操作所需的一时间,以改变在一外部时脉延迟锁住回路区块内的一延迟时间。8.如申请专利范围第6项之半导体记忆体装置,其中该第二时脉信号产生器包含:一环振荡器单元,用以响应该环振荡器致能信号而产生该落后信号及该前导信号;一工作循环控制器,用以响应该第一时脉信号而改变该环振荡器的输出周期;及一相位分割器,用以产生该第二时脉信号,而该第二时脉信号可分成具有一互补相位差的两时脉信号。9.如申请专利范围第8项之半导体记忆体装置,其中该落信号与该前导信号可产生,以致于在其间有一预定时间间隔。10.如申请专利范围第5项之半导体记忆体装置,其中该延迟锁住回路包含:一第一选择器,用以响应该老化模式信号而选取该控制时脉信号或该参考时脉信号;一回授选择器,用以响应该老化模式信号而选择取该回授时脉信号或该内部时脉信号;一相位侦测器,用以将该第一选择器的输出与该回授选择器的输出做相位比较;及一微调回路电路,用以根据该相位侦测器的输出而透过一安装计数器的上/下操作而改变该内部时脉信号的一延迟时间。11.如申请专利范围第5项或第10项之半导体记忆体装置,其中该延迟锁住回路包含:一第二选择器,用以响应该老化模式信号而选取透过该时脉产生器所产生的该控制时脉信号或该第二时脉信号;一时脉周期设定单元,用以设定该第二选择器的输出周期;及一参考向量产生器,用以透过将该时脉周期设定单元的一输出周期分割成一预定数目的周期所获得的复数个参考向量提供给该微调控制电路。12.一种用以驱动一延迟锁住回路(DLL)之方法,该延迟锁住回路可使一外部时脉信号的相位与一内部时脉信号的相位同步,该方法包含:透过响应一环振荡器致能信号之环振荡器而产生一高频率参考时脉信号及一高频率回授时脉信号;响应一老化模式信号而在该外部时脉信号与该参考时脉信号之中选取该参考时脉信号;响应该老化模式信号而在该回授时脉信号与该内部时脉信号之中选取该回授时脉信号;在透过该老化模式信号所表示的老化测试上,将该参考时脉信号与该回授时脉信号做相位比较;及改变该内部时脉信号,俾使该参考时脉信号的相位可根据该相位比较的结果而与该回授时脉信号的相位同步。13.如申请专利范围第12项之方法,其中该环振荡器致能信号可响应该老化模式信号的激励而启动。14.如申请专利范围第12项之方法,其中该参考时脉信号与该回授时脉信号可透过在落后信号与前导信号之间的一前导或落后延迟时间而产生,而该等落后信号与前导信号是该环振荡器的输出信号。图式简单说明:图1是根据本发明的一第一具体实施例的具有一延迟锁住回路的半导体记忆体装置方块图;图2是图1的一延迟锁住回路控制信号产生电路方块图;图3是根据本发明的一第二具体实施例的具有一延迟锁住回路的半导体记忆装置方块图;图4是描述模式设定,其中图3的延迟锁住回路可进入一老化测试模式;图5是图3的参考时脉信号产生电路方块图;图6显示图3的时脉信号产生电路与操作时序图;图7描述图6的工作循环控制器;及图8描述图3的相位控制器。 |
