发明名称 SEMICONDUCTOR INTEGRATED BI-MOS CIRCUIT HAVING ISOLATING REGIONS DIFFERENT IN THICKNESS BETWEEN BIPOLAR AREA AND MOS AREA AND PROCESS OF FABRICATION THEREOF
摘要 <p>bi-MOS 회로가 바이폴러 트랜지스터 (32) 에 할당된 제 1 활성영역상에 그리고 전계효과 트랜지스터 (33) 에 할당된 제 2 활성영역 상에 형성되고, 전계효과 트랜지스터 (33) 는 상기 바이폴러 트랜지스터 다음에 형성되고, 이는 이미터 확산을 위한 고온 열처리가 전계효과 트랜지스터 (33) 의 소스/드레인 영역의 불순물 프로파일을 파괴하기 때문이고, 여기서 제 2 활성영역들 사이의 필드 산화물 층의 일부분 (34d) 은 에칭 스토퍼 층으로 덮혀있고, 그 이미터 영역 (40) 을 이미터 전극 (41) 으로부터 넓게 이격시키기 위하여 두꺼운 실리콘 산화물 층 (62) 을 피막하고, 전계효과 트랜지스터 (33) 를 형성하기 위하여 그 두꺼운 실리콘 산화물 층 (62) 이 제 2 활성영역들 사이에 필드 산화물 층 (34d) 으로부터 제거될지라도, 에칭 스토퍼 층 (61) 은 필드 산화물 층 (34d) 을 에칭제로부터 보호하고, 제 2 활성영역들 사이의 필드 산화물 층 (34d) 는 원래의 두께를 유지함으로써, 기생 MOS 트랜지스터가 턴온되지 않도록 하게 한다.</p>
申请公布号 KR100350760(B1) 申请公布日期 2002.08.28
申请号 KR19990006788 申请日期 1999.03.02
申请人 닛뽕덴끼 가부시끼가이샤 发明人 요꼬야마히로아끼
分类号 H01L21/762;H01L21/8249;H01L27/06 主分类号 H01L21/762
代理机构 代理人
主权项
地址