Processor architecture scheme and instruction set for maximizing available opcodes and for implementing various addressing modes,申请号EP19980119376-传众专利搜索

发明名称	Processor architecture scheme and instruction set for maximizing available opcodes and for implementing various addressing modes
摘要
申请公布号	EP0913766(B1)	申请公布日期	2002.08.28
申请号	EP19980119376	申请日期	1998.10.14
申请人	MICROCHIP TECHNOLOGY INC.	发明人	TRIECE, JOSEPH W.;MITRA, SUMIT K.
分类号	G06F9/30;G06F9/318;G06F9/34;G06F9/35;G06F9/355;(IPC1-7):G06F9/34	主分类号	G06F9/30
代理机构		代理人
主权项
地址