摘要 |
MOS共发共基放大器电路遭受由额外基极电流引起的性能特性的长期或瞬时变化(恶化)。当MOS共发共基放大器电路的输出电压为最大值时在漏极源极电压的最大偏移通过接地的源极晶体管期间可以在连接输出晶体管的共发共基的接地的源极晶体管中产生这些电流。MOS共发共基放大器电路配置包括附加晶体管的一个电压限制偏置电路配置。当MOS共发共基放大器电路输出电压在它的最大值处时,该偏置电路配置作为MOS共发共基放大器电路输出节点与最高的共发共基连接晶体管的漏极节点之间的一个串联电压限制设备。改良的MOS共发共基放大器电路配置的一个实施例被安排来把灵敏共发共基晶体管的漏极源极电压偏移峰值限制为低于预先选定的临界电压Vcrit的一个数值。Vcrit被定义为灵敏共发共基晶体管的漏极源极电压值,对于它,由大于Vcrit的峰值漏极源极电压偏移所引起的瞬时和/或累积基极电流将把晶体管的灵敏电参数即时地或者累积地降低到一个范围,该范围将把放大器性能特性(组)降低到一个可评估程度。偏置电路配置的一个实施例的附加晶体管由内部相邻的源极漏极节点作为一个顺序的链路与以各自的固定电压偏置的栅极连接。链路的一个外部漏极节点接于当MOS共发共基放大器的输出节点上而链路的一个外部源节点接于最上面的共发共基连接晶体管的漏极上。附加的晶体管数目和固定偏置栅极电压被选择来把灵敏晶体管上的峰值漏极源极电压偏移限制在选定的操作条件之下。 |