| 摘要 |
<p>본 발명은 반도체 제조 기술에 관한 것으로, 특히 DRAM, 강유전체 메모리(FeRAM) 등과 같이 강유전체 캐패시터를 적용할 수 있는 반도체 소자의 패시베이션 구조 형성 및 패드 식각 공정에 관한 것이며, 더 자세히는 티타늄을 메탈 커버층(metal cover layer)으로 사용한 패시베이션 구조를 가지는 반도체 소자 제조방법에 관한 것이다. 본 발명은 메탈 커버 Ti막을 적용한 패시베이션 구조의 패드 식각 공정시, 공정을 단순화하고 공정시간을 축소할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다. 본 발명의 특징적인 반도체 소자 제조방법은, 강유전체 캐패시터를 포함하는 하부층 상에 금속배선을 형성하는 제1 단계; 상기 금속배선이 형성된 전체 구조 상부에 하부 산화막, 메탈 커버 Ti막, 상부 산화막, 실리콘질화막을 차례로 형성하는 제2 단계; 상기 제2 단계 수행 후, 절연막 식각 장비에서 패드 콘택 영역의 상기 실리콘질화막 및 상기 상부 산화막을 선택 식각하는 제3 단계; 상기 제3 단계 수행 후, 노출된 상기 메탈 커버 Ti막을 TiO막으로 개질시키는 제4 단계; 상기 TiO막을 상기 절연막 식각 장비에서 선택 식각하는 제5 단계; 및 상기 제5 단계 수행 후, 상기 절연막 식각 장비에서 노출된 상기 하부 산화막을 선택 식각하는 제6 단계를 포함하여 이루어진다.</p> |
