发明名称 A METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
摘要 실장 면적을 축소하고 비용 절감이 가능한 반도체 장치의 제조 방법을 제공함과 함께, 이면 전극을 대칭 형상으로 배치함으로써 실장 시의 폐해도 방지할 수 있는 반도체 장치의 제조 방법을 제공한다. 다수의 탑재부(20)를 갖는 기판(21)을 준비한다. 탑재부(20) 마다 반도체 칩(33)을 탑재하고, 수지층(35)으로 피복하고, 탑재부(20)마다 분리하여 개별의 반도체 장치를 형성한다. 절연 기판(22)의 이면측에는, 반도체 칩의 전극과 도통된 외부 전극(31a∼31d)을 배치한다. 외부 전극(31a∼31d)을, 패키지의 중심선(41, 42)에 대해 대칭 형상이 되도록 배치한다.
申请公布号 KR100348955(B1) 申请公布日期 2002.08.22
申请号 KR20020017790 申请日期 2002.04.01
申请人 산요 덴키 가부시키가이샤 发明人 다니다까유끼;시부야다꼬;효도하루오
分类号 H01L23/02;H01L21/301;H01L21/56;H01L23/12;H01L23/28;H01L23/31 主分类号 H01L23/02
代理机构 代理人
主权项
地址