主权项 |
1.一种多晶片半导体封装件,系包含:一导线架,其具有至少一支撑框条及其外环环设之多数导脚,其中,该等支撑元件上系形成有复数组与该支撑元件一体连接且向下延伸之延伸部,俾与该等支撑框条共同构成一架撑结构;复数片半导体晶片,其系叠接于该架撑结构上并与该等导脚间形成电性藕接关系;以及一封装胶体,用以包覆该等半导体晶片与部分导脚。2.如申请专利范围第1项之多晶片半导体封装件,其中,该半导体封装件系为一薄型半导体封装件。3.如申请专利范围第1项之多晶片半导体封装件,其中,该架撑结构之面积以及宽度俱小于该半导体晶片。4.如申请专利范围第1项之多晶片半导体封装件,其中,该支撑元件系为金属支撑框条。5.如申请专利范围第1项之多晶片半导体封装件,其中,该延伸部系为向下延伸之支脚。6.如申请专利范围第5项之多晶片半导体封装件,其中,该向下延伸支脚系为圆形。7.如申请专利范围第5项之多晶片半导体封装件,其中,该向下延伸支脚系为方形。8.如申请专利范围第5项之多晶片半导体封装件,其中,该向下延伸支脚系为三角形。9.如申请专利范围第5项之多晶片半导体封装件,其中,该向下延伸支脚系为梯形。10.如申请专利范围第1项之多晶片半导体封装件,其中,该半导体晶片系藉一胶黏层黏接至该支撑元件上。11.如申请专利范围第1项之多晶片半导体封装件,其中,两相邻延伸部间存有一空间,以提供形成该封装胶体之树脂模流穿越。12.如申请专利范围第1项之多晶片半导体封装件,其中,该架撑结构系尽量贴近于用以形成该封装胶体之封装模具下模底部。图式简单说明:第1图系为美国专利第5,527,740号揭露之多晶片薄型半导体封装件之剖面示意图;第2图系为第1图半导体封装件实施模压作业时,模流失衡致使金线外露于封装胶体外之剖面示意图;第3图系为美国专利第5,793,108号揭露之多晶片薄型半导体封装件之剖面示意图;第4图系为第3图半导体封装件实施模压作业时,模流失衡致使晶片座倾斜之剖面示意图;第5图系为本发明第一实施例之多晶片薄型半导体封装件之剖面示意图;第6A至6D图系为本发明第一实施例之多晶片薄型半导体封装件之详细制作流程示意图;第7图系为本发明另一实施例之多晶片薄型半导体封装件之剖面示意图;以及,第8图系为本发明再一实施例之多晶片薄型半导体封装件之剖面示意图。 |