| 主权项 |
1.一种积体电路之静电放电保护电路,包括:一P型金氧半电晶体,其源极、闸极与基底都耦接一电压源VCC;一N型金氧半电晶体,其源极、闸极与基底都耦接一电压源VSS;一第一基纳二极体,其输入端耦接该焊垫,以及其输出端耦接该P型金氧半电晶体之汲极;一第二基纳二极体,其输入端组接该N型金氧半电晶体之汲极,其输出端耦接该焊垫;一电阻,其一端耦接该焊垫;以及一输入缓冲器,其输入端耦接该电阻之另一端,其输出端耦接一内部电路。2.如申请专利范围第1项所述之积体电路之静电放电保护电路,其中该积体电路包括动态随机存取记忆体。3.如申请专利范围第1项所述之积体电路之静电放电保护电路,其中该积体电路包括静态随机存取记忆体。4.如申请专利范围第1项所述之积体电路之静电放电保护电路,其中该输入缓冲器包括由一PMOS串接一NMOS所组成。图式简单说明:第1图绘示的是习知一种积体电路之静电放电保护电路的电路图;第2图绘示的是对应于第1图之静电放电保护电路的制造结构剖面图;第3图绘示的是PN二极体的I-V特性曲线图;第4图绘示的是依照本发明一较佳实施例的一种积体电路之静电放电保护电路的电路图;以及第5图绘示的是对应于第4图之静电放电保护电路的制造结构剖面图。 |
