| 摘要 |
<p>진폭 증폭용 논리 회로(20)의 임계치 전압과 기준 전압 V1의 차분 전압을 캐패시터 C1에 축적시킨다. 입력 신호 IS를 이 진폭 증폭용 논리 회로(20)에 입력할때에는, 이 입력 신호 IS의 전압에 캐패시터 C1에 축적된 전압을 부가한 다음에 입력한다. 이에 따라, 진폭 증폭용 논리 회로(20)의 임계치 전압 V1과 기준 전압과의 차를 흡수할 수 있다. 이 때문에, 신호 증폭 회로 내의 진폭 증폭용 논리 회로(20)의 임계치 전압에 변동이 있는 경우에도, 신호 증폭 회로가 정상적으로 동작할 수 있다.</p> |
