| 摘要 |
<p>본 발명은 바람직스럽게 (1)고성능이 유지되고, (2)전력 소모가 상당히 감소되며, 3) 노이즈 면역성(noise immunity)이 개선된 초저전력 로직 회로 계열(very low power logic circuit family)에 관한 것이다. 제 1 세트의 실시예에서, 이중 레일 상보적 로직 신호(dual rail complementary logic signals)는 외부 노이즈에 대한 회로 면역성을 개선시킴과 동시에 로직 계열 자체에 의해 발생된 노이즈를 감소시키기 위해 이용된다. 본 발명의 수신기 부분은 두 게이트를 두 소스에 교차 접속시킨(cross coupling) 두개의 입력 FET을 포함한다. 바람직한 일 실시예에서는, 전체 N 채널 구동기(all N channel driver)를 갖춘 중계기(repeater) 형태로 바람직한 수신기 부분과 구동기 부분을 접속시킨다. 제 2 세트의 실시예들은 소스를 게이트에 교차 접속한 N 채널 출력 트랜지스터와 드레인을 게이트에 교차 접속한 P 채널 출력 트랜지스터를 포함하는 불평형(unbalanced) 수신기의 싱글 사이드형 입력(single sided input)을 갖는다.</p> |
