| 主权项 |
1.一种堆叠式闸极快闪记忆体之制程方法,乃包括下列步骤:形成第一介电层于一半导体底材上,成为一隧穿介电;形成第一导体层于该第一介电层上;图案化该第一导体层、该第一介电层、及该底材,以在该底材中形成一沟渠;形成一隔离于该沟渠;移除一部分的该隔离,因此于两个该隔离形成一凹槽;形成一第二导体层,沿着该凹槽与该隔离的表面;移除一部分的该第二导体层至该隔离的表面,其中,该第二导体层及该第一导体层成为一浮动闸极;形成一第二介电层于该浮动闸极的表面上;及形成一第三导体层于该第二介电层上,以形成一控制闸极。2.如申请专利范围第1项所述之方法,其中所述之隔离以化学机械研磨移除。3.如申请专利范围第1项所述之方法,其中所述之第一导体层以高选择性蚀刻移除。4.如申请专利范围第1项所述之方法,其中所述之第二导体层以化学机械研磨移除。5.如申请专利范围第1项所述之方法,其中所述之第一介电层包含氧化物。6.如申请专利范围第1项所述之方法,其中所述之隔离包含氧化物。7.如申请专利范围第1项所述之方法,其中所述之第二介电层包含氧化物/氮化物。8.如申请专利范围第1项所述之方法,其中所述之第二介电层包含氧化物/氮化物/氧化物。9.如申请专利范围第1项所述之方法,其中所述之第一导体层包含多晶矽。10.如申请专利范围第1项所述之方法,其中所述之第二导体层包含多晶矽。11.如申请专利范围第1项所述之方法,其中所述之第三导体层包含多晶矽。12.一种堆叠式闸极快闪记忆体,包含:一底材中形为一隧穿介电;一隧穿氧化物形成于该底材的表面上,并相邻于该沟渠;一浮动闸极的第一部份形成于该隧穿闸极;突出的隔离填入物于该沟渠中形成,并延伸至浮动闸极第一部份的上表面,因此于两个隔离填入物间形成一凹槽;一浮动闸极的第二部份沿着该凹槽与该隔离的表面形成横截面为U型结构,其中该U型结构的高平面与该突出的隔离填入物;一介电层均匀地形成于该浮动闸极的该第二部份之表面;及一控制闸极形成于该介电层。13.如申请专利范围第12项所述之堆叠式闸极快闪记忆体,其中所述之突出的隔离填入物包含氧化物。14.如申请专利范围第12项所述之堆叠式闸极快闪记忆体,其中所述之浮动闸极的该第一部份包含多晶矽。15.如申请专利范围第12项所述之堆叠式闸极快闪记忆体,其中所述之浮动闸极的该第二部份包含多晶矽。16.如申请专利范围第12项所述之堆叠式闸极快闪记忆体,其中所述之介电层包含氧化物/氮化物/氧化物。17.如申请专利范围第12项所述之堆叠式闸极快闪记忆体,其中所述之介电层包含氧化物/氮化物。图式简单说明:图一系为填入隔离氧化物后之示意图。图二系为经化学研磨后之浅沟渠隔离的示意图。图三系为蚀刻多晶矽层使隔离氧化物突出之示意图。图四系为本实施例之一较佳堆叠式闸极快闪记忆体单元之示意图。 |
