主权项 |
1.一种半导体装置,其特征为具备:使用第1及第2N型绝缘闸极型场效电晶体的第1交叉耦合器与使用第1及第2P型绝缘闸极型场效电晶体的第2交叉耦合器;及设置于前述第1交叉耦合器及前述第2交叉耦合器的其中之一交叉耦合器的绝缘闸极型场效电晶体的闸极电极与输出和该闸极电极相同电压的节点之间,并具有绝缘膜与半导体膜的积层构造,该积层构造为配置于第1电极与电荷储存节点之间,且该积层构造会控制电流之半导体元件;前述第1N型绝缘闸极型场效电晶体的源极汲极路径与前述第1P型绝缘闸极型场效电晶体的源极汲极路径会被串联;前述第2N型绝缘闸极型场效电晶体的源极汲极路径与前述第2P型绝缘闸极型场效电晶体的源极汲极路径会被串联。2.如申请专利范围第1项之半导体装置,其中前述半导体元件是被设置于第1N型绝缘闸极型场效电晶体的闸极电极与第2N型绝缘闸极型场效电晶体的汲极之间。3.一种半导体装置,其特征为具备:使用第1及第2N型绝缘闸极型场效电晶体的第1交叉耦合器与使用第1及第2P型绝缘闸极型场效电晶体的第2交叉耦合器;及在使用前述N型绝缘闸极型场效电晶体的第1交叉耦合器的绝缘闸极型场效电晶体的闸极电极与输出和该闸极电极相同电压的节点之间,记忆资讯为成低漏之半导体记忆元件;前述第1N型绝缘闸极型场效电晶体的源极汲极路径与前述第1P型绝缘闸极型场效电晶体的源极汲极路径会被串联;前述第2N型绝缘闸极型场效电晶体的源极汲极路径与前述第2P型绝缘闸极型场效电晶体的源极汲极路径会被串联。4.如申请专利范围第3项之半导体装置,其中前述半导体元件具备:第1电荷载体用的路径;及供以储存用以产生使前述第1路径的传导性变化的电场的电荷之第1节点;及以能够回应所被赋予的电压来使第2电荷载体储存于前述第1节点之方式而移动之障壁构造。5.如申请专利范围第1项之半导体装置,其中更具备:字元线,及第1与第2资料线,及闸极会分别被连接于前述字元线之第3及第4N型绝缘闸极型场效电晶体;前述第3N型绝缘闸极型场效电晶体的源极汲极路径会被连接于前述第1P型绝缘闸极型场效电晶体的源极与前述第1资料线之间;前述第4N型绝缘闸极型场效电晶体的源极汲极路径会被连接于前述第2P型绝缘闸极型场效电晶体的源极与前述第2资料线之间。6.一种半导体装置,其特征为具备:使用第1及第2N型绝缘闸极型场效电晶体的第1交叉耦合器与使用第1及第2P型绝缘闸极型场效电晶体的第2交叉耦合器;及第3与第4N型绝缘闸极型场效电晶体;及在前述第1N型绝缘闸极型场效电晶体的闸极电极与前述第2N型绝缘闸极型场效电晶体的汲极之间,具有记忆资讯为成低漏的半导体记忆元件之记忆格;及和前述第3与第4N型绝缘闸极型场效电晶体的闸极电极连接之字元线,及第1与第2资料线;前述第1N型绝缘闸极型场效电晶体的源极汲极路径与前述第1P型绝缘闸极型场效电晶体的源极汲极路径会被串联;前述第2N型绝缘闸极型场效电晶体的源极汲极路径与前述第2P型绝缘闸极型场效电晶体的源极汲极路径会被串联;前述第3N型绝缘闸极型场效电晶体的源极汲极路径会被连接于前述第1P型绝缘闸极型场效电晶体的源极与前述第1资料线之间;前述第4N型绝缘闸极型场效电晶体的源极汲极路径会被连接于前述第2P型绝缘闸极型场效电晶体的源极与前述第2资料线之间。7.如申请专利范围第6项之半导体装置,其中前述半导体元件具备:第1电荷载体用的路径;及供以储存用以产生使前述第1路径的传导性变化的电场的电荷之第1节点;及以能够回应所被赋予的电压来使第2电荷载体储存于前述第1节点之方式而移动之障壁构造。8.一种半导体装置,为具有:由字元线,第1与第2资料线,及复数个半导体元件所构成的SRAM记忆格之半导体装置,其特征为:前述SRAM记忆格是藉由第1与第2电源端子来供给动作电压;在前述复数个半导体元件中,第1与第2半导体元件的闸极是被分别连接于前述字元线;在前述复数个半导体元件中,第3与第4半导体元件的闸极是被分别连接于前述第1电源端子;在前述复数个半导体元件中,第5与第6半导体元件是由:被形成于半导体积板上,且电荷载体的路径为垂直于半导体基板表面的方向之半导体元件所构成;前述第1半导体元件是与前述第3半导体元件,及前述第4半导体元件的闸极,及前述第5半导体元件,以及前述第1资料线连接;前述第2半导体元件是与前述第4半导体元件,及前述第3半导体元件的闸极,及前述第6半导体元件,以及前述第2资料线连接。9.如申请专利范围第8项之半导体装置,其中前述第5与第6半导体元件是分别在半导体基板上积层复数个矽膜之构造。10.如申请专利范围第8项之半导体装置,其中前述第5与第6半导体元件是具有分别积层于半导体基板上的第1矽膜,第1绝缘膜,第2矽膜,第2绝缘膜,第3矽膜。11.如申请专利范围第8,9或10项之半导体装置,其中前述第1与第2半导体元件是分别在半导体基板内形成有第1与第2N型不纯物领域的半导体元件。图式简单说明:第1图系为本发明正反器电路之电路图。第2图系为表示第1图中电路的动作波形一部分之时间图。第3图系为第1图中用于电路的半导体元件之断面图。第4图系为表示使用本发明的SRAM的构成例之图。第5图系为表示适于本发明的正反器电路的应用例之电路构成图。第6图系第5图所用的分流系数暂存器之构成图。第7图系为表示本发明正反器电路的其他实施例之电路图。第8图系为表示第7图中电路的动作波形一部分之时间图。第9图系为表示本发明正反器的电路的其他实施例之电路图。第10图系为表示本发明正反器电路的其他实施例之电路图。 |