| 主权项 |
1.一组电脑系统,包含:一组中央处理单元(CPU);及一连接至CPU的非对称性处理器(NSP),其中NSP是整合在安装该CPU之同一个半导体晶粒。2.如申请专利范围第1项之电脑系统,另亦包括一个连接至该CPU及该NSP的高速缓冲记忆体,该CPU及该NSP共同使用该高速缓冲记忆体。3.如申请专利范围第1项之电脑系统,另亦包括:一个连接至该NSP及该CPU之处理器滙流排;一个连接至滙流排的晶片组;及连接至晶片组之主记忆体,该CPU及该NSP共用该主记忆体。4.如申请专利范围第1项之电脑系统,其中之CPU系执行一套一般目的作业系统,而该NSP系执行一套即时作业系统。5.如申请专利范围第4项之电脑系统,其中之一般目的操作(作业)系统与即时作业操作系统相连,就如同一个输入/输出副系统。6.如申请专利范围第1项之电脑系统,其中之该NSP另亦包括:一个数位信号处理器(DSP);一个连接到DSP的事件产生机构;及一个事件计时器连接到事件产生机构。7.如申请专利范围第6项之电脑系统,其中之该NSP另亦包括一连接至该DSP的无线电关联器。8.如申请专利范围第7项之电脑系统之中无线电关联器是一无线蓝芽通讯器。9.一非对称性处理器(NSP)包括:一数位信号处理器(DSP);一事件产生机构,连接至DSP;及一事件计时器连接至该事件产生机构,其中之该NSP是整合在安装该中央处理器单元(CPU)之同一个半导体晶粒上。10.如申请专利范围第9项之电脑系统中,该NSP另亦包括一无线电关联器连接至该DSP。11.如申请专利范围第10项之电脑系统之中无线电关联器是一无线蓝芽通讯器。12.一套电脑系统,包括:一中央处理器单元(CPU);及一数位信号处理器(DSP),其中之该DSP是整合在安装该(CPU)之同一个半导体晶粒上。13.如申请专利范围第12项之电脑系统,其中之CPU系提供一套一般目的作业系统,而该DSP则系提供一套即时作业系统。14.如申请专利范围第13项之电脑系统,其中之一般目的作业系统与即时作业系统互相连系,就如同一个输入/输出次系统。15.如申请专利范围第12项之电脑系统,其中之CPU及DSP共同使用连接至一记忆系统之路径。图式简单说明:图1是一种电脑系统具体实例的方块图;及图2是一组非对称处理器具体实例的方块图。 |
