| 主权项 |
1.一种动态式随机存取记忆体(DRAM)晶胞配置之制造方法,其特征为:-在基板(S)中产生一些基本上互相平行而延伸之第一沟渠,-第一沟渠中填入一种隔离结构(T),-藉由条形之光阻遮罩(p2)(其条形垂直于第一沟渠而延伸)所进行之蚀刻而选择性地对隔离结构(T)来对基板(S)进行蚀刻,因此产生各凹口(V),-各凹口(V)之下部区之各面设有电容器介电质(d1,d2),-在各凹口(V)之下部区中分别产生记忆电容器之记忆节点(k),-电晶体之上部源极/汲极区(S/D1)邻接于基板(S)之主面(H)而产生,使S/D1配置在二个相邻之凹口(V)之间及二个相邻之隔离结构(T)之间,-各凹口(V)之至少第一边缘在凹口(V)之上部区中设有一种闸极介电质(Gd),-在基板(S)中须形成电晶体之下部源极/汲极区(S/D2),使S/D2在电性上与记忆节点(K)相连接,各电晶体中之一分别与各记忆电容器中之一互相串联而形成一个记忆胞,-藉由导电性材料之沈积及结构化而产生字元线,其在主面(H)上方垂直于隔离结构(T)而延伸,垂直式电晶体之闸极电极邻接于而产生,这些闸极电极配置在各凹口(V)中之一且在电性上与记忆节点(K)相隔离,-在字元线上方产生一种隔离层(7),-藉由一种材料之沈积及回蚀刻而在字元线之边缘上产生隔离用之间隔层(Sp),-藉助于条形之光阻遮罩(其条形基本上平行于隔离结构(T)而延伸)选择性地对隔离层(7)和间隔层(Sp)来进行蚀刻,直至上部源极/汲极区(S/D1)裸露为止,-产生一些位元线,其与上述源极/汲极区(S/D1)相接触。2.如申请专利范围第1项之方法,其中-产生一种隔离区(I),其覆盖该隔离层(7),-在选择性地对隔离层(7)及间隔层(Sp)进行蚀刻时在隔离区(I)中产生第二沟渠,-位元线以自我对准之方式产生于第二沟渠中,其中沈积至少一种导电性材料且将之整平直至隔离区(I)裸露为止。3.如申请专利范围第1或第2项之方法,其中-首先产生此凹口(V)之上部区,-藉由一种材料之沈积及非等向性之回蚀刻而在凹口(V)中产生一种辅助性间隔层(f),-藉由等向性之蚀刻过程而使辅助性间隔层(f)圆形化,凹口(V)之底部之裸露的部份因此具有一种无角隅之周边,-藉由非等向性之蚀刻选择性地对该辅助性间隔层(f)而产生各凹口(V)之下部区。4.如申请专利范围第3项之方法,其中-各凹口(V)之下部区藉由等向性蚀刻选择性地对辅助性间隔层(f)而扩大,使下部区之水平横切面较上部区之水平横切面还大。5.如申请专利范围第1项之方法,其中-在产生各凹口(V)之后施加电容器介电质(d1,d2),-各凹口(V)中以导电性材料填入直至中央高度(m)为止,-电容器介电质(d1,d2)之裸露部份须去除,-各凹口(V)中又以导电性材料填入直至上方高度(o)(其位于中央高度(m)上方)为止,使记忆节点(k)由导电性材料所产生,记忆节点(k)至少一部份是配置在凹口(V)之下部区中,-须产生下部源极/汲极区(S/D2),使其在中央高度(m)和上方高度(o)之间邻接于记忆节点(k)。6.如申请专利范围第5项之方法,其中-在产生各凹口(V)之后施加电容器介电质之第一部份(d1),-各凹口(V)中填入导电性材料直至下方高度(u)(其位于中央高度(m)下方)为止,-去除电容器介电质之第一部份(d1)之裸露部份,-施加电容器介电质之第二部份(d2),其较第一部份(d1)还厚,-各凹口(V)中以导电性材料填入直至中央高度(m)为止。7.如申请专利范围第5或第6项之方法,其中-在各凹口(V)已进行填入直至中央高度(m)为止之后须去除电容器介电质(d1,d2)之裸露部份,以便选择性地对光阻遮罩(p3)(其覆盖各凹口(V)之第二边缘)进行蚀刻。8.如申请专利范围第7项之方法,其中-字元线以相对于各凹口(V)而偏移(offset)之方式来产生,使闸极电极邻接于各凹口(V)之第一边缘之设有闸极介电质(Gd)之此一部份,但不与凹口(V)之第二边缘(其与第一边缘相面对)相邻接,-沈积一种绝缘材料且进行回蚀刻,以便在凹口(V)中产生一些隔离结构(L),这些隔离结构邻接于第二边缘及闸极电极。9.如申请专利范围第1或5项之方法,其中-为了产生下部源极/汲极区(S/D2)须进行一种退火步骤,使掺杂物质由记忆节点(K)扩散至基板(S)中。10.如申请专利范围第1或第2项之方法,其中-在产生各凹口(V)之后掺杂物质扩散至基板(S)中,以便在基板(S)中产生此记忆电容器之电容器电极(E),这些电极(E)互相合并且围绕各凹口(V)之下部区之一部份。11.如申请专利范围第1项之方法,其中-在主面(H)上施加一种由第一材料所构成之下层(3),-在下层(3)上施加一种由第二材料所构成之上层(4),-须产生上述之隔离结构(T),使其由第一材料所构成且该隔离结构(T)之上方平面位于主面(H)上方且位于下层(3)之上方平面之下方,-在隔离结构(T)上方产生一些由第二材料所构成之辅助性结构(Q),-对第二材料进行蚀刻直至下层(3)裸露为止,使辅助性结构(Q)之一部份仍保存着,-藉由产生凹口(V)所用之条形之光阻遮罩(p2)选择性地对第二材料首先对第一材料进行刻,使隔离结构(T)之上方平面保持不变地仍处于主面(H)上方,-产生一些凹口(V),其中虽然所使用之蚀刻过程存在有限之选择性,该隔离结构(T)之上方平面仍未下降至主面之下。12.一种动态式随机存取记忆体(DRAM)晶胞配置,其特征为:-在基板(S)中设有一种记忆胞用之凹口(V),-在凹口(V)配置在条形之隔离结构(T)之间,-此凹口(V)之下部区之各面设有记忆电容器之介电质(d1,d2),-记忆电容器之记忆节点(K)配置在凹口(V)之下部区中,-垂直式电晶体之下部源极/汲极区(S/D2)配置在基板(S)中且在电性上是与记忆节点(K)相连接,使电晶体与记忆电容器相串联而形成记忆胞,-凹口(V)之第一边缘在凹口(V)之上部区中设有一种闸极介电质(Gd),-在凹口(V)之上部区中配置此电晶体之闸极电极,其电性上是与记忆节点(K)相隔离,-字元线在基板(S)之主面(H)上方垂直于隔离结构(T)而延伸且邻接于闸极电极,-隔离层(7)(配置于字元线上方,-字元线之边缘设有隔离用之间隔层(Sp),-位元线垂直于字元线而延伸,-位元线之一部份配置在相邻之字元线之间隔层(Sp)之间且邻接于记忆胞之电晶体之上部源极/汲极(S/D1),-上部源极/汲极区(S/D1)配置于基板(S)之主面(H)上,各凹口(V)和隔离结构(T)藉由S/D1而互相隔离且分别与S/D1相邻接。13.如申请专利范围第12项之DRAM晶胞配置,其中-电容器介电质(d1,d2)只在凹口(V)之第一边缘上具有凹入口,在此凹入区中记忆节点(K)邻接于下部源极/汲极区(S/D2)。14.如申请专利范围第13项之DRAM晶胞配置,其中各电晶体之下部源极/汲极区(S/D2)分别邻接于各凹口(V)中之一。15.如申请专利范围第12至14项中任一项之DRAM晶胞配置,其中-在凹口(V)之上部区中配置一种隔离结构(L),此隔离结构(L)配置于凹口(V)之第二边缘(其与第一边缘相面对)上且邻接于闸极电极。16.如申请专利范围第12至14项中任一项之DRAM晶胞配置,其中-凹口(V)之上部区具有一种基本上是矩形之水平横切面,-凹口(V)之下部区具有一种水平横切面,其不具有任何角隅(corner)。17.如申请专利范围第15项之DRAM晶胞配置,其中-凹口(V)之上部区具有一种基本上是矩形之水平横切面,-凹口(V)之下部区具有一种水平横切面,其不具有任何角隅(corner)。18.如申请专利范围第12或第13项之DRAM晶胞配置,其中-电容器介电质之第一部份(d1)是配置在电容器介电质之第二部份(d2)下方,第二部份(d2)较第一部份(d1)还厚。图式简单说明:第1a图 在产生第一层,第二层,第三层,第四层和隔离结构之后此基板之横切面。第1b图 在去除第四层及产生辅助性结构之后第1a图之横切面。第2a图 在产生各凹口之上部区及辅助性间隔层之后第1b图之基板之俯视图,另外亦显示光阻遮罩之状态。第2b图 在第2a图之步骤之后此基板之与第1a图之横切面相垂直之横切面。第3图 在辅助性间隔层被圆形化之后第2a图之俯视图。第4图 在凹口之下部区,电容器介电质,记忆节点以及光阻遮罩产生之后第2b图横切面。第5图 在闸极介电质,上部源极/汲极区,下部源极/汲极区,第五层,第六层及第七层产生之后第4图之横切面。第6a图 在第五层和第六层对字元线进行结构化且产生间隔层,隔离区(第6b图中所示者),第八和第七层(此二层形成位元线)及第十层之后第5图之横切面。第6b图 在第6a图之步骤之后此基板之与第6a图之横切面相平行之横切面。 |
