| 主权项 |
1.一种形成一导线开口之方法,系包括有:提供一半导体基底,该半导体基底系具有一第一介电层及一较低导线;形成一钝态保护层覆盖于该第一介电层及该导线上;形成一叠层介电层覆盖于该钝态保护层上;图案化及蚀刻该叠层介电层,以形成一上导线开口;形成一介面层覆盖于该钝态保护层上,于该上导线开口的侧壁上及该叠层介电层的顶部上,该介面层系为铜-(I)化合物或一铜-(II)化合物;从该叠层介电层移除该介面层,但不是从该上导线开口的侧壁;及蚀刻该钝态保护层及介面层,以展开该上导线开口的底部。2.一种形成一导线开口之方法,系包括有:提供一半导体基底,该半导体基底系具有一第一介电层及一较低导线;形成一钝态保护层覆盖于该第一介电层及该导线上;形成一叠层介电层覆盖于该钝态保护层上;图案化及蚀刻该叠层介电层,以形成一上导线开口;该钝态保护层的蚀刻会展开该上导线开口的底部;及形成一介面层覆盖于较低导线,于该上导线开口的侧壁上及该叠层介电层的顶部上,该介面层系为硫化铜介面层。3.如申请专利范围第2项所述之方法,其中该介面层系从该叠层介电层、及从较低导线而被移除,但不是从上导线开口的侧壁。4.如申请专利范围第1项所述之方法,其中该叠层介电层由一介电层组成。5.如申请专利范围第1项所述之方法,其中该叠层介电层系由一第二层及一第三介电层所组成。6.如申请专利范围第1项所述之方法,其中该方法系用于形成一双层嵌入结构开口。7.如申请专利范围第1项所述之方法,其中一金属系被沈积于上导线开口中,以形成一上导线。8.如申请专利范围第5项所述之方法,其中一蚀刻阻绝层系被形成于该第二及第三介电层。9.如申请专利范围第1项所述之方法,其中一帽盖层系被形成于该叠层介电层上。10.如申请专利范围第1项所述之方法,其中该介面层系使用一化学气相沈积而被沈积。11.如申请专利范围第1项所述之方法,其中该介面层系藉由一反应作用而被形成,该反应作用包括有:反应[铜(-二酮)(配位基)]复合物与一含硫化合物。12.如申请专利范围第11项所述之方法,其中在[铜(-二酮)(配位基)]复合物中的配位基包括有下列之一:一烯烃、一炴烃或一膦。13.如申请专利范围第11项所述之方法,其中含硫化合物包有不是硫化铵就是硫化氢。14.如申请专利范围第1项所述之方法,其中该介面层系藉由电浆辅助乾式蚀刻而局部地被移除,其中蚀刻化学包括有一个或更多的气体,包括有溴化氢、氯、氨、四氯化矽、氯代甲矽烷、氮、氩、及氢的组群。15.如申请专利范围第1项所述之方法,其中该较低导线系由一个或更多的导体组成,包括有铜、铝、铝合金、钨、钛、氮化钛、钽、氮化钽及氮化钨。16.如申请专利范围第1项所述之方法,其中该较低导线系由铜所组成。17.如申请专利范围第1项所述之方法,其中该介电层系为下列之一:a.无孔无掺杂氧化矽;b.多孔无掺杂氧化矽;c.无孔掺杂氧化矽;d.多孔掺杂氧化矽;e.无孔有机材料、多孔有机材料;f.无孔掺杂有机材料;g.多孔掺杂有机材料;h.磷矽玻璃;或i.SiO2。18.如申请专利范围第1项所述之方法,其中该钝态保护层系为下列之一:a.氮化矽;b.氮氧化矽;c.碳化矽;或d.氮化硼。19.一种导线开口,系包括有:一半导体基底,系具有一第一介电层及一较低导线;钝态保护层覆盖于该第一介电层及该导线上;一叠层介电层覆盖于该钝态保护层上;及一上导线开口穿过该叠层介电层、及具有侧壁的该钝态保护层,该侧壁系由一介面层所组成,该介面层系由硫化铜所组成。20.如申请专利范围第19项所述之导线开口,其中该叠层介电层由一介电层所组成。21.如申请专利范围第19项所述之导线开口,其中该叠层介电层系由一第二层及一第三介电层所组成。22.如申请专利范围第19项所述之导线开口,其中一金属系在该上导线开口中,以形成一上导线。23.如申请专利范围第19项所述之导线开口,其中有一蚀刻阻绝层在该第二及第三介电层之间。24.如申请专利范围第19项所述之导线开口,其中一帽盖层系在该叠层介电层上。25.如申请专利范围第19项所述之导线开口,其中该较低导线系由一个或更多的导体所组成,包括有铜、铝、铝合金、钨、钛、氮化钛、钽、氮化钽及氮化钨。26.如申请专利范围第19项所述之导线开口,其中该较低导线系由铜所组成。27.如申请专利范围第19项所述之导线开口,其中该介电层系为下列之一:a.无孔无掺杂氧化矽;b.多孔无掺杂氧化矽;c.无孔掺杂氧化矽;d.多孔掺杂氧化矽;e.无孔有机材料、多孔有机材料;f.无孔掺杂有机材料;g.多孔掺杂有机材料;h.磷矽玻璃;或i.SiO2。28.如申请专利范围第19项所述之导线开口,其中该钝态保护层系为下列之一:a.氮化矽;b.氮氧化矽;c.碳化矽;或d.氮化硼。29.一种用于形成一导线开口之方法,系包括有:提供一半导体基底,该半导体基底系具有一第一介电层及一较低导线;形成一钝态保护层覆盖于该第一介电层及该导线上;形成一叠层介电层覆盖于该钝态保护层上;图案化及蚀刻该叠层介电层,以形成一上导线开口;该钝态保护层的蚀刻会展开该上导线开口的底部;及形成一介面层覆盖于该钝态保护层上,于该上导线开口的侧壁上及该叠层介电层的顶部上,其中该介面层系藉由一反应作用而被形成,该反应作用包括有:反应[铜(-二酮)(配位基)]复合物与一含硫化合物;其中在[铜(-二酮)(配位基)]复合物中的配位基包括有下列之一:一烯烃、一炴烃或一膦;从该叠层介电层移除该介面层,但不是从上导线开口的侧壁;及蚀刻该钝态保护层及该介面层,以展开上导线开口的底部。图式简单说明:第1图系显示习用技艺半导体之横剖面图,系表示在蚀刻掉一钝态保护层之前。第2图系显示习用技艺半导体具有一阻障层之横剖面图。第3A图及第3B图系说明本发明第一个实施例,系显示在连续制程中半导体之横剖面图,其中在蚀刻掉一钝态保护层之前,介面层系被形成。第4A图及第4B图系说明本发明第二个实施例,系显示在连续制程中半导体之横剖面图,其中在蚀刻掉一钝态保护层之后,介面层系被形成。第5图系为本发明半导体之横剖面图,系在局部移除介面层之后。第6图系为具有一导线的简单结构之横剖面图。第7A图到第7B图系显示本发明在连续制程步骤中半导体之横剖面图,以制造出一双层嵌入结构半导体。第8A图到第8B图系显示本发明第二个实施例在连续制程步骤中半导体之横剖面图,以制造出一双层嵌入结构半导体。第9A图到第9B图系显示硫化铜形成的两个化学路径。 |
