| 主权项 |
1.一种用于一记忆体单元的半导体装置,包括:一主动矩阵,以一电晶体和形成于该电晶体周围的一第一绝缘层所提供;一电容器结构,形成于该第一绝缘层的顶上,由一底部电极、位于该底部电极顶上的一电容器薄膜、以及位于该电容器薄膜顶上的一顶部电极所组成;一第二绝缘层,形成于该电晶体和该电容器结构的顶上;一金属内连,形成于该第二绝缘层和该主动矩阵的顶上,以电路连接该电晶体至该电容器结构;以及一氢气阻障层,形成于该金属内连的顶上,其中该氢气阻障层是以一层氧化铝(AlxOy)制成。2.如申请专利范围第1项之半导体装置,其中该氢气阻障层形成的厚度范围约从2毫微米至100毫微米,并利用从一原子层沈积(ALD)和一物理气相沈积(PVD)之组成群中所选择的一方法制成。3.如申请专利范围第1项之半导体装置,其中该金属内连包括一从钛(Ti)、氮化钛(TiN)、铝(A1)、和其组合物之组成群中所选取的物质。4.如申请专利范围第1项之半导体装置,进一步包括:一TiN附着层,以连接该金属内连和该顶部电极,并且形成于该顶部电极的顶上;一金属中间电介质(IMD)层,形成于该氢气阻障层的顶上;以及一保护层,形成于该金属内连的顶上,并利用一电浆增强CVD于一富氢气的环境内进行。5.如申请专利范围第4项之半导体装置,其中该TMD层是一三重层次的结构,以厚度100毫微米的一层SiON、厚度400毫微米的一层SOG(旋涂式玻璃)、和厚度400毫微米的一层SRO(富矽氧化物)提供。6.如申请专利范围第4项之半导体装置,其中该保护层是一双重层次结构,以一层未掺杂的矽玻璃(USG)和一层Si3N4提供。7.如申请专利范围第1项之半导体装置,其中该电容器薄膜包括一种从SET(SrBiTaOx)和PZT(PbZrTiOx)组成群中所选择的物质。8.一种制造一半导体装置的方法,包括以下的步骤:a)准备一主动矩阵,以一电晶体和形成于该电晶体周围的一第一绝缘层所提供;b)形成一电容器结构,于该第一绝缘层的顶上,其中该电容器结构包括一电容器薄膜,是以一种铁电物质制成;c)形成一第二绝缘层,于该电容器结构和该电晶体的顶上;d)形成一金属内连层,并且将该金属互连层图样印入一事先决定的架构内,以电路连接该电晶体至该电容器结构;以及e)形成一氢气阻障层,由一层氧化铝(AlxOy)提供于该金属内连的顶上。9.如申请专利范围第8项之方法,其中该氢气阻障层形成的厚度范围约从2毫微米至100毫微米,并利用一从一原子层沈积(ALD)和一物理气相沉积(PVD)之组成群中所选择的方法制成。10.如申请专利范围第8项之方法,其中该金属内连包括一从钛(Ti)、氮化钛(TiN)、铝(Al)、和其组合物之组成群中所选取的物质。11.如申请专利范围第8项之方法,进一步包括以下的步骤:f)形成一TiN附着层,于该顶部电极的顶上,以连接该金属互连和该顶部电极;g)形成一金属中间电介质(IMD)层,于该氢气阻障层的顶上;以及h)形成一保护层,于该金属内连的顶上,并利用一电浆增强CVD于一充满氢气的环境内进行。12.如申请专利范围第11项之方法,其中该IMD层是一三重层次的结构,以厚度100毫微米的一层SiON、厚度400毫微米的一层SOG、和厚度400毫微米的一层SRO(富矽氧化物)提供。13.如申请专利范围第11项之方法,其中该保护层是一双重层次的结构,以一层未掺杂的矽玻璃(USG)和一层氮化矽(Si3N4)提供。14.如申请专利范围第11项之方法,其中该步骤h)是在一温度范围约摄氏320度至400度下进行。15.如申请专利范围第8项之方法,其中该电容器薄膜包括一从SBT(SrBiTaOx)和PZT(PbZrTiOx)组成群中所选择的物质。16.如申请专利范围第8项之方法,其中该第二绝缘层是一双重层次的结构,以一层硼-磷-矽-玻璃(BPSG)和一层四乙烷氧矽酸盐tetra-ethyl-ortho-silicate(TEOS)-基氧化物提供。17.如申请专利范围第8项之方法,在该步骤c)之后进一步包括用来增加浓度的该第二绝缘层退火步骤,是在一温度范围约从摄氏500度至900度,并于氮气和氧气的环境内至少进行10分钟。图式简单说明:图1是根据本发明之一较佳具体实施例所安排一半导体装置的纵向截面图;图2A至2G是根据本发明为制造该半导体记忆装置所安排之方法的纵向截面图。 |
