| 主权项 |
1.一种制造一半导体装置之方法,半导体装置包含一半导体主体,系在其一表面处备有一非挥发性记忆体元件,非挥发性记忆体元件具有一浮动闸极,系位于一重叠控制闸极与一渠道区之间,渠道区则位于半导体主体内且延伸于一源极区及一汲极区之间,藉由该方法使得邻接于表面之一第一导电率活性区定义于半导体主体内,及提供一浮动之闸介电质,浮动闸极即施加于浮动之闸介电质层,浮动闸极具有一大致平坦之表面部延伸大致平行于半导体主体之表面,及具有侧壁部延伸大致垂直于半导体主体之表面,该浮动闸极备有一闸间介电质,控制闸极即施加于闸间介电质,控制闸极系以电容性联结于浮动闸极之大致平坦表面部,同时亦联结于邻近源极区及汲极区之浮动闸极之至少侧壁部,其特征在定义活性区后施加一图型层,该图型层系在半导体主体内之一第二导电率之源极区及汲极区制造期间做为一遮罩,随后以一厚度提供一介电质层且其厚度大得足以覆盖图型层,介电质层利用一材料去除处理以去除其部分厚度,直到图型层曝露出为止,随即去除该图型层,藉此制成一凹穴于介电质层内,在凹穴施加一第一绝缘层以提供记忆体元件之浮动闸介电质,一第一导电层即施加于该第一绝缘层,以填充介电质层内之凹穴,该第一导电层利用遮罩蚀刻以成型为浮动闸极,浮动闸极覆以一第二绝缘层,以提供记忆体元件之闸间介电质,一第二导电层即施加于该第二绝缘层,该第二导电层即成型为重叠之控制闸极。2.如申请专利范围第1项之方法,其特征在浮动闸极系由第一导电层制成,以利于至少源极区及汲极区方向中,向外伸展超过介电质层到达大致为凹穴以外。3.如申请专利范围第1或2项之方法,其特征在施加第一导电层以提供浮动闸极之前,杂质利用介电质层做为一遮罩而以自行对准方式经过凹穴以引入半导体主体之渠道区内。4.如申请专利范围第3项之方法,杂质系利用离子植入以引入半导体主体之渠道区内。5.如申请专利范围第4项之方法,其特征在杂质系以一对于半导体主体表面法线方向呈一锐角而植入渠道区内。6.如申请专利范围第3项之方法,其特征在渠道区系备有一杂质区,用于达成一选自贯穿抑制、阀电压校正、及贯穿抑制与阀电压校正中之一效果。7.如申请专利范围第1项之方法,其特征在图型层系藉由沉积及图型化一含矽层而施加。8.如申请专利范围第7项之方法,其特征在含有矽之层系施加做为一双层,包括一第一子层,系包含矽,及位于其顶部上之一第二子层,其系由一材料组成且该材料具有一较大于矽者之抗材料去除处理性及可相关于介电质层做选择性蚀刻。9.如申请专利范围第8项之方法,其特征在氧化矽系施加做为介电质层,及第二子层系藉由沉积一包含氮化矽之层而施加。10.如申请专利范围第1项之方法,其特征在提供浮动闸极之第一导电层系藉由沉积一包含一金属之层而施加。11.如申请专利范围第1项之方法,其特征在提供控制闸极之第二导电层系藉由沉积一包含一金属之层而施加。12.如申请专利范围第10或11项之方法,其特征在包含铝、钨、铜及钼之族群中之一元素系施加做为金属。图式简单说明:图1至12系以截面示意图揭示利用本发明方法第一实施例之一包含一非挥发性记忆体元件之半导体装置制造中之连续阶段。图13及14系以截面示意图揭示利用本发明方法第二实施例之一包含一非挥发性记忆体元件之半导体装置制造中之二阶段。 |
