| 主权项 |
1.一种用于在积体电路(IC)上执行测试之装置,各积 体电路(IC)具有复数个端子,其中每个该测试被组 织成连续的测试周期,该装置包括复数个测试器通 道(C1-CN),其中各测试器通道包括: 资料产生机构(30.32),用以在每个该测试期间产生 一序列控制资料値(DC、TC、RC),各控制资料値定义 一在一对应之测试周期期间于一IC端子所施行之 测试动作;及 测试机构(34.36.38),用以施行在它的对应测试周期 期间出各产生之控制资料値所定义之测试动作, 其中,由该控制资料値所定义之测试动作包含经由 一数位信号与该IC端子通讯及经由一类比信号与 该IC端子通讯。2.根据申请专利范围第1项之装置, 其中,由该控制资料値所定义之该测试动作包含产 生及送出一测试信号至一IC端子,其中,该测试信号 在一些该测试之测试周期期间是一数位信号(DUT_IN )而在其它的该测试之测试周期期间是一类比测试 信号。3.根据申请专利范围第2项之装置,其中,每 个该控制资料値选择该测试信号是否系产生作为 该类比测试信号及该测试信号是否系产生作为该 数位测试信号。4.根据申请专利范围第2项之装置, 其中,该测试机构包括: 数位对类比转换(DAC)机构(50.52),用以产生由该资料 产生机构产生之各控制资料値所控制之幅度的一 第一输出信号(DAC_OUT), 用于对应于各控制资料値可调整式地处理该第一 输出之机构(54.56.58),用以产生该测试信号。5.根据 申请专利范围第4项之装置,其中,用于可调整式地 处理该第一输出信号之机构(54.56.58)系对应于各控 制资料値而可调整性地过滤该第一输出信号。6. 根据申请专利范围第5项之装置,其中,用于可调整 式地处理该第一输出信号之机构(54.56.58)进一步包 括一由各控制资料値所控制之三态缓冲器(54),用 以缓冲该第一输出信号以产生该测试信号。7.根 据申请专利范围第6项之装置,其中,用于可调整式 地处理该第一输出信号之机构(56.58)包括: 一链结该DAC机构至该三态缓冲器之滤波器(56),用 以对应于各控制资料値来可调整式地过滤该第一 输出信号,及 一开关(58),用以对应于各控制资料値来选择性地 链结该DAC机构至该缓冲器。8.根据申请专利范围 第4项之装置,其中,该测试机构进一步包括于由各 控制资料値所控制之时间产生一时序信号(TIMING1) 之装置(36), 其中,该DAC机构藉由产生由该控制资料値控制之幅 度之该第一输出信号来对应该时序信号。9.根据 申请专利范围第1项之装置,其中,由该控制资料値 所定义之该测试动作包含处理在一IC端子产生之 一IC输出信号以产生测试结果资料(FAIL、RESULTS),其 中,该IC输出信号在一些该测试之测试周期期间是 一数位输出信号而在其它的该测试之测试周期期 间是一类比测试信号。10.根据申请专利范围第9项 之装置,其中,每个该控制资料値控制该IC输出信号 被处理之方式。11.根据申请专利范围第10项之装 置,其中,该测试机构包括: 在各测试期间对应于每个该控制资料値以数位化 该IC输出信号之机构(76.77.64),用以产生指示着该IC 输出信号大小之输出资料(MAG),及 利用每个该控制资料値来决定之方式可调整式地 处理该输出资料之机构(60.66),用以产生该测试结 果资料。12.根据申请专利范围第11项之装置,其中, 用于可调整式地处理该输出资料之该机构包括用 于对应于该输出资料(MAG)与产生相对应结果资料 之每个该控制资料値之一部份(MC)组合之查询表装 置(66)。13.根据申请专利范围第11项之装置,其中, 用以数位化该IC输出信号之该机构包括: 用以接收该IC输出信号(DUT_OUT)及该参考电压,及用 以产生具有与该IC输出信号(DUT_OUT)大小成比例的 値之该输出资料(MAG)之机构(76.77.62.68.69.70),该比例 之常数系由该参考电压所控制。14.根据申请专利 范围第13项之装置,其中,用以数位化该IC输出信号 之该机构包括: 快闪比较器机构,用以接收该IC输出信号(DUT_OUT)及 该参考电压,及用以产生具有以该参考电压(REF)所 控制之比例的常数而与该IC输出信号(DUT_OUT)大小 成比例的値之数位快闪比较器输出资料;及 编码机构,用以接收及编码该数位快闪比较器输出 资料以产生该输出资料(MAG)。15.根据申请专利范 围第11项之装置,其中,用以数位化该IC输出信号之 该机构(76.77.64)包括: 用以对应于各控制资料値来可调整式地过滤该IC 输出信号之机构(76.77),用以产生一已过滤之IC输出 信号, 用以对应于每个该控制资料値来数位化该已过滤 之IC输出信号之机构(64),用以产生指示着该已过滤 之IC输出信号大小之该输出资料(MAG)。16.根据申请 专利范围第11项之装置,其中,在各测试器通道中, 该装置进一步包括一连接一IC端子至该通道之该 测试机构之传输线路,及 其中,该测试机构进一步包括主动负载机构(74),用 以终止该传输线路,其中,该主动负载放置一负载 在由每个该控制资料値所控制之该IC端子上。17. 根据申请专利范围第11项之装置,其中,该测试机构 进一步包括于由各控制资料値所控制之时间产生 一时序信号(TIMING2)之装置(36),其中,该DAC机构利用 由该控制资料値控制所产生之指示着该IC输出信 号大小之该输出资料(MAG)来对应该时序信号。18. 根据申请专利范围第1项之装置,其中,该资料产生 机构包括: 模型产生机构(30),用以产生一包含用于各测试周 期之分开之向量之第一向量序列(VECTOR),及 查询表机构(32),用以接收该第一向量序列之各向 量及产生对应于其之该控制资料値之一。19.根据 申请专利范围第18项之装置,其中,该查询表机构包 括一由该第一向量序列之各向量所定址之随机存 取记忆体,用以在其中可定址之储存位置处储存控 制资料値并在定址时读出每个该控制资料値。20. 根据申请专利范围第19项之装置,进一步包括用以 将控制资料値写入该随机存取记忆体之该可定址 之储存位置中之机构(24.26)。21.根据申请专利范围 第19项之装置,其中,该模型产生机构包括: 用以产生一第二向量序列(VECTOR')之机构(90.92);及 用以接收及转换该第二向量序列成为该第一向量 序列之机构(94.96),其中该第一向量序列之各向量 包括一些该第二序列之向量的多个位元,其中该等 位元系可由输入资料(B/C)而可调整式地控制。22. 根据申请专利范围第1项之装置, 其中由该控制资料値所定义之该测试动作包含产 生及送出一测试信号至一IC端子, 其中该测试信号在一些该测试之测试周期期间是 一数位信号(DUT_IN)而在其它的该测试之测试周期 期间是一类比测试信号, 其中由该控制资料値所定义之该测试动作也包含 处理在一IC端子所产生之IC输出信号以产生测试结 果资料(FAIL、RESULTS),及 其中该IC输出信号在一些该测试之测试周期期间 是一数位输出信号而在其它的该测试之测试周期 期间是一类比测试信号。23.根据申请专利范围第 22项之装置, 其中每个该控制资料値选择该测试信号是否系产 生作为该类比测试信号及该测试信号是否系产生 作为该数位测试信号,及 其中每个该控制资料値控制该IC输出信号被处理 之方式。24.根据申请专利范围第22项之装置,其中, 该测试装置包括: 数位对类比转换(DAC)机构(50.52),用以产生由该资料 产生机构产生之各控制资料値所控制的大小之一 第一输出信号(DAC_OUT), 机构(54.56.58),用于对应于该控制资料値来可调整 式地过滤该第一输出以产生该测试信号, 装置(76.77.64),用于对应至控制资料値来调整过滤 及数位化该IC输出信号以产生指示着该IC输出信号 大小之数位输出资料(MAG),及 机构(60.66),用于利用每个该控制资料値来决定之 方式可调整式地处理该数位输出资料以产生该测 试结果资料。25.根据申请专利范围第23项之装置, 进一步包括: 模型产生机构(30),用以产生一包含用于各测试周 期之分开向量之第一向量序列(VECTOR),及 查询表机构(32),用以接收该第一向量序列之各向 量及产生对应于其之该控制资料値之一, 其中,查询表机构包括一由该向量序列之各向量所 定址之随机存取记忆体,用以在其中可定址之储存 位置下储存控制资料値及定址时读出每个该控制 资料値。图式简单说明: 第1图以方块图形式显示一先前技术之积体电路(IC )测试器, 第2图根据本发明以方块图形式显示一积体电路(IC )测试器, 第3图以更详细之方块图形式显示第2图中一双重 目的类比及数位通道, 第4图以更详细之方块图形式显示第3图中该双重 目的类比及数位驱动器, 第5图以更详细之方块图形式显示第3图中该双重 目的类比及数位接收器, 第6图以更详细之方块图形式显示第3图中该时序 信号产生器, 第7图以更详细之方块图形式显示第3图中该模型 产生器, 第8图以更详细之方块图形式显示第7图之向量转 换器,及 第9图以更详细之方块图形式显示第8图之遮罩处 理。 |
