| 主权项 |
1.一种半导体装置之制造方法,系用于在一半导体 基板上形成由一导电膜或一绝缘膜所构成之一薄 膜,且接着重复利用光刻对准而藉以图案化该薄膜 成一期望之形状,俾在该半导体基板上形成包含一 记忆体单元电晶体及一电容之一记忆体单元,该制 造方法包含: 一对正记号形成步骤,其用于在该半导体基板上同 时形成该记忆体单元电晶体之一主要的部份,及在 一元件形成区域内及另一区域内分别形成对正记 号; 一电容接触部形成步骤,其用于在该半导体基板之 整个表面上形成一层间绝缘膜,并用一光阻膜覆盖 该层间绝缘膜,而该光阻膜系形成与该对正记号对 准,然后利用该光阻膜当作遮罩而局部地去除该层 间绝缘膜,藉以形成一接触孔,而其系使该记忆体 单元电晶体露出期望之一扩散区域,接着在该接触 孔内形成一电容接触部; 一薄膜形成步骤,其用于在该层间绝缘膜上相继地 形成一下部电容电极膜、一电容绝缘膜、及一上 部电容电极,俾形成连接至该电容接触部之一电容 ;及 一上部电容电极膜去除步骤,其用于以另一光阻膜 覆盖该层间绝缘膜,除了在该上部电容电极膜之该 对正记号之上方区域以外,然后利用该光阻膜当作 遮罩而局部地去除该上部电容电极膜,俾露出该层 间绝缘膜。2.如申请专利范围第1项之半导体装置 之制造方法,其中该记忆体单元电晶体及该对正记 号系分别形成在该半导体基板上之一元件形成区 域内及一切割区域内。3.如申请专利范围第2项之 半导体装置之制造方法,其中该对正记号系与该记 忆体单元电晶体之一闸极电极同时形成。4.如申 请专利范围第1项之半导体装置之制造方法,其中 系形成两个或更多之该对正记号。5.如申请专利 范围第1项之半导体装置之制造方法,其中于该位 元接触部形成后,则一位元线系以其可连接至该位 元接触部的方式形成。6.如申请专利范围第5项之 半导体装置之制造方法,其中该位元线系形成于该 上部电容电极之上。7.一种半导体装置之制造方 法,系用于在一半导体基板上形成由一导电膜或一 绝缘膜所构成之一薄膜,且接着重复利用光刻对准 而藉以图案化该薄膜成一期望之形状,俾在该半导 体基板上形成包含一记忆体单元电晶体及一电容 之一记忆体单元,该制造方法包含: 一对正记号形成步骤,其用于在该半导体基板上同 时形成该记忆体单元电晶体之一主要的部份,及在 一元件形成区域内及另一区域内分别形成对正记 号; 一电容接触部形成步骤,其用于在该半导体基板之 整个表面上形成第一层间绝缘膜,并用第一光阻膜 覆盖该第一层间绝缘膜,而该第一光阻膜系形成与 该对正记号对准,然后利用该第一光阻膜当作遮罩 而在该第一层间绝缘膜内产生一开口部,俾形成第 一接触孔,而其系使该记忆体单元电晶体露出期望 之一扩散区域,接着在该第一接触孔内形成一电容 接触部; 一下部电容电极形成步骤,其用于在该第一层间绝 缘膜上,以该下部电容膜系连接至该电容接触部之 方式形成一下部电容电极膜,然后以第二光阻膜覆 盖该下部电容电极膜,而该第二光阻膜系形成与该 第一层间绝缘膜内之该开口部对准,接着利用该第 二光阻膜当作遮罩而局部地去除该下部电容电极 膜,俾形成一下部电容电极; 一上部电容电极膜去除步骤,其用于在该下部电容 电极上,相继地形成一电容绝缘膜及一上部电容电 极膜,然后以第三光阻膜覆盖,除了在该上部电容 电极膜之该对正记号的上方区域以外,该层间绝缘 膜,接着利用该第三光阻膜当作遮罩而局部地去除 该上部电容电极膜,俾露出该第一层间绝缘膜; 一上部电容电极形成步骤,其用于以第四光阻膜覆 盖该上部电容电极膜,而该第四光阻膜系形成与该 半导体基板上之该对正记号对准,然后利用该第四 光阻膜当作遮罩而局部地去除该上部电容电极膜, 俾形成一上部电容电极;及 一位元接触部形成步骤,其用于在该第一层间绝缘 膜上形成第二层间绝缘膜,然后以第五光阻膜覆盖 该第二层间绝缘膜,而该第五光阻膜系形成与该对 正记号对准,然后利用该第五光阻膜当作遮罩而在 该第一及第二层间绝缘膜内产生一开口部,俾形成 第二接触孔,而其系使该记忆体单元电晶体露出期 望之一扩散区域,接着在该第二接触孔内形成一位 元接触部。8.如申请专利范围第7项之半导体装置 之制造方法,其中该记忆体单元电晶体及该对正记 号系分别形成在该半导体基板上之一元件形成区 域内及一切割区域内。9.如申请专利范围第8项之 半导体装置之制造方法,其中该对正记号系与该记 忆体单元电晶体之一闸极电极同时形成。10.如申 请专利范围第7项之半导体装置之制造方法,其中 系形成两个或更多之该对正记号。11.如申请专利 范围第7项之半导体装置之制造方法,其中于该位 元接触部形成后,则一位元线系以其可连接至该位 元接触部的方式形成。12.如申请专利范围第11项 之半导体装置之制造方法,其中该位元线系形成于 该上部电容电极之上。图式简单说明: 图1A至1L系为依据本发明之一实施例的半导体装置 之制造方法的制程图,且依其步骤而显示其构造; 图2系显示本发明之原理的对准步骤流程图; 图3系显示依据本发明之半导体装置之制造方法所 制造之半导体装置的剖面图; 图4系显示习知技术之半导体装置的构造之剖面图 ; 图5系显示习知技术之半导体装置的另一剖面图; 图6A至6J系为习知技术之半导体装置之制造方法的 制程图,且依其步骤而显示其构造。 |
