发明名称 Speicheranordnung
摘要 Ein Modul (1), das extern die Funktionalität von DDR SDRAMs aufweist, umfaßt intern zwei Gruppen (2, 3) herkömmlicher SDRAMs. Eine Umsetzungseinrichtung (4) sorgt für die Umsetzung von Taktsignalen (CLK, CLK1, CLK2), Befehlen (RAS, CAS, RAS1, CAS1, RAS2, CAS2) und Daten (DATA, DATA1, DATA2). Die Umsetzungseinrichtung (4) umfaßt einen Umschalter (44), einen Verzögerungsregelkreis (41) und Pufferspeicher für Adressen und Befehle (43) sowie für die Daten (45, 46), die in geeigneter Weise von der Verzögerungsregelschaltung (41) angesteuert werden.
申请公布号 DE10106817(C1) 申请公布日期 2002.08.08
申请号 DE20011006817 申请日期 2001.02.14
申请人 INFINEON TECHNOLOGIES AG 发明人 KLEHN, BERND;KRAUSE, GUNNAR;KUHNE, SEBASTIAN
分类号 G11C7/10;G11C7/22;G11C11/4093;(IPC1-7):G11C11/407 主分类号 G11C7/10
代理机构 代理人
主权项
地址