| 摘要 |
<p>본 발명은 프리차지 회로에 관한 것으로, 제 1 제어 신호에 따라 제 1 노드의 전위를 조절하고, 상기 제 1 노드의 전위에 따라 제 2 노드에 전원 전압을 공급하기 위한 PMOS 트랜지스터와, 상기 PMOS 트랜지스터를 통해 공급된 전원 전압을 차지하고, 이를 디스차지하여 제 2 노드를 소정 전압 이상으로 유지하기 위한 캐패시터와, 상기 전원 전압보다 높은 상기 제 2 노드의 전위에 따라 전원 전압을 제 3 노드로 공급하기 위한 NMOS 트랜지스터와, 상기 NMOS 트랜지스터를 통해 상기 제 3 노드로 공급된 전원 전압을 차지하고, 이를 디스차지하여 상기 제 3 노드를 전원 전압보다 높은 전위로 유지하기 위한 캐패시터로 이루어져, PMOS 트랜지스터의 사이즈를 대폭 줄일 수 있고, 문턱 전압의 강하없이 제 3 노드의 전위를 상승시킬 수 있는 프리차지 회로가 제시된다.</p> |
