摘要 |
<p>본 발명은 플래쉬 메모리 셀의 제조 방법에 관한 것으로, 폴리실리콘/텅스텐 실리사이드 구조의 워드라인 형성시 워드라인의 언더컷 및 브릿지 등에 의해 소자의 동작 속도 및 신뢰성이 저하되는 문제점을 해결하기 위하여, 스플릿트 게이트형 플래쉬 메모리 셀의 워드라인 형성시 폴리실리콘층과 금속 실리사이드층을 별도의 단계에서 정의하고, 모든 셀에 대하여 동일한 폭을 갖는 워드라인용 마스크를 사용하므로써, 워드라인의 언더컷 및 워드라인 브릿지의 발생이 억제되어 셀의 채널 폭이 감소하는 것을 방지할 수 있고, 저전류 셀에 의한 저전원전압 소거 패일(Low Vcc Erase Fail)을 개선할 수 있어 소자의 수율을 향상시킬 수 있으며, 워드라인의 실리사이드층으로 저저항의 티타늄 실리사이드층을 도입함에 따라 워드라인의 저항을 더욱 효과적으로 감소시킬 수 있는 플래쉬 메모리 셀의 제조 방법이 개시된다.</p> |